带有保护屏蔽氧化物的分裂栅沟槽功率MOSFET制造技术

多个栅极沟槽形成在有源晶胞区中的半导体衬底中。一个或多个其他沟槽形成在不同区域。每个栅极沟槽都具有在底部的第一导电材料，以及在顶部的第二导电材料。在栅极沟槽中，第一绝缘层将第一导电材料与衬底隔开，第二绝缘层将第二导电材料与衬底隔开，第三绝缘层将第一导电材料和第二导电材料隔开。一个或多个其他沟槽都含有一部分第一导电材料，呈半U型，在其他沟槽底部，以及第二导电材料在其他沟槽顶部。在其他沟槽中，第三绝缘层将第一导电材料和第二导电材料隔开。第一绝缘层的厚度大于第三绝缘层的厚度，第三绝缘层的厚度大于第二绝缘层的厚度。

【技术实现步骤摘要】
201510821015

【技术保护点】
一种半导体器件，其特征在于，包括：多个栅极沟槽，形成在有源晶胞区中的半导体衬底中，每个栅极沟槽都有第一导电材料在栅极沟槽底部，以及第二导电材料在栅极沟槽顶部，其中栅极沟槽中的第一导电材料与半导体衬底被第一绝缘层隔开，栅极沟槽中的第二导电材料与半导体衬底被第二绝缘层隔开，并且栅极沟槽中的第二导电材料与栅极沟槽中的第一导电材料被第三绝缘层隔开；以及一个或多个其他沟槽，形成在有源区之外的区域中的半导体衬底中，其中所述的一个或多个其他沟槽至少包含在所述一个或多个其他沟槽底部呈半U型的部分第一导电材料，以及在所述一个或多个其他沟槽顶部的部分第二导电材料，其中所述的一个或多个其他沟槽中的第一导电材料和第二...

【技术特征摘要】
2014.12.12 US 14/569,2761.一种半导体器件，其特征在于，包括：
多个栅极沟槽，形成在有源晶胞区中的半导体衬底中，每个栅极沟槽都有第一导电材料在栅极沟槽底部，以及第二导电材料在栅极沟槽顶部，其中栅极沟槽中的第一导电材料与半导体衬底被第一绝缘层隔开，栅极沟槽中的第二导电材料与半导体衬底被第二绝缘层隔开，并且栅极沟槽中的第二导电材料与栅极沟槽中的第一导电材料被第三绝缘层隔开；以及
一个或多个其他沟槽，形成在有源区之外的区域中的半导体衬底中，其中所述的一个或多个其他沟槽至少包含在所述一个或多个其他沟槽底部呈半U型的部分第一导电材料，以及在所述一个或多个其他沟槽顶部的部分第二导电材料，其中所述的一个或多个其他沟槽中的第一导电材料和第二导电材料被第三绝缘层隔开。
2.如权利要求1所述的半导体器件，其特征在于，所述的半导体衬底为N-型半导体衬底。
3.如权利要求1所述的半导体器件，其特征在于，所述的半导体衬底为P-型半导体衬底。
4.如权利要求1所述的半导体器件，其特征在于，还包括一个或多个拾起沟槽，形成在拾起区中的半导体衬底中，所述的一个或多个拾起沟槽连接到一个或多个所述的栅极沟槽，所述的一个或多个拾起沟槽至少包含部分第一导电材料，第一绝缘层将所述的一个或多个拾起沟槽中的部分第一导电材料与半导体衬底隔开。
5.如权利要求1所述的半导体器件，其特征在于，所述的一个或多个其他沟槽都有一部分第一绝缘层，沿沟槽底部和至少一个沟槽侧壁内衬。
6.如权利要求1所述的半导体器件，其特征在于，形成在有源晶胞区以外区域的半导体衬底中的所述一个或多个其他沟槽，是周边区中的周边沟槽，所述的周边区位于有源晶胞区和器件的边缘之间。
7.如权利要求6所述的半导体器件，其特征在于，所述的周边沟槽中的部分第二导电材料与半导体衬底被第二绝缘材料隔开。
8.如权利要求6所述的半导体器件，其特征在于，所述的每个周边沟槽都有不对称的侧壁绝缘，第一绝缘层在器件边缘附近的一侧，第二绝缘层在有源晶胞区附近的一侧。
9.如权利要求1所述的半导体器件，其特征在于，还包括形成在有源晶胞区以外的拾起区中的一个或多个过渡沟槽，所述的过渡沟槽位于多个栅极沟槽和一个拾起沟槽之间。
10.如权利要求9所述的半导体器件，其特征在于，所述的过渡沟槽底部的部分第一导电材料呈U型。
11.如权利要求10所述的半导体器件，其特征在于，所述的在过渡沟槽中的部分第三绝缘层呈U型。
12.如权利要求1所述的半导体器件，其特征在于，所述的第一绝缘层的厚度大于第三绝缘层的厚度，第三绝缘层的厚度大于第二绝缘层的厚度。
13.一种半导体器件的制备方法，其特征在于，包括：
在有源晶胞区中的半导体衬底中，制备多个栅极沟槽，每个栅极沟槽都有第一导电材料，在栅极沟槽底部，以及第二导电材料，在栅极沟槽顶部，其中，栅极沟槽中的第一导电材料与半导体衬底被第一绝缘层隔开...

【专利技术属性】
技术研发人员：李亦衡，管灵鹏，薛宏勇，顾一鸣，向泱，黄士彰，谢卡尔·拉玛莫西，李文军，常虹，马督儿·博德，保罗·托鲁普，哈姆扎·依玛兹，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US