NMOS晶体管及其形成方法技术

一种NMOS晶体管及其形成方法。其中，所述NMOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底上具有层间介质层，所述层间介质层中具有凹槽；在所述凹槽底部形成界面层；在所述界面层上形成高k介质层；在所述高k介质层上形成帽盖层；在所述帽盖层上形成粘附层；在所述粘附层上形成功函数层；在所述功函数层上形成金属栅极，所述金属栅电极填充满所述凹槽。所述形成方法形成的NMOS晶体管性能提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种NM0S晶体管及其形成方法。
技术介绍
随着半导体器件的特征尺寸的减小，为了大幅度减小栅隧穿电流和栅电阻，消除 多晶硅耗尽效应，提高器件可靠性，缓解费米能级钉扎效应，采用高K (介电常数）介质层/ 金属栅结构代替传统的Si02/poly-Si (氧化硅/多晶硅）栅结构已成为业界的共识，金属 栅极技术得到广泛地发展。 金属栅极技术包括先形成栅（Gate-first)工艺和后形成栅（Gate-last)工艺。 Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金 属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，该 工艺可能会引起热稳定性和阈值电压漂移等问题，因此在工艺节点进一步减小的过程中， Gate-last工艺成为主流。 在采用金属栅极技术时，NM0S晶体管的功函数层存在不同的形成工艺。业界趋向 于采用高温方法形成NM0S晶体管的功函数层。 但是，现有NM0S晶体管的形成方法工艺难度高，且形成的功函数层质量不理想， 无法满足相应的工艺需求。
技术实现思路
本专利技术解决的问题是提供一种NM0S晶体管及其形成方法，以降低NM0S晶体管的 制作工艺难度，并且提高NM0S晶体管中功函数层的质量，从而提高NM0S晶体管的性能。 为解决上述问题，本专利技术提供一种NM0S晶体管的形成方法，包括： 提供半导体衬底，所述半导体衬底上具有层间介质层，所述层间介质层中具有凹 槽； 在所述凹槽底部形成界面层； 在所述界面层上形成高k介质层； 在所述高k介质层上形成帽盖层； 在所述帽盖层上形成粘附层； 在所述粘附层上形成功函数层； 在所述功函数层上形成金属栅极，所述金属栅电极填充满所述凹槽。 可选的，采用原子层沉积法形成所述粘附层。 可选的，所述原子层沉积法使用的温度范围为400°C~550°C。 可选的，所述粘附层材料为TiAlC或TaAlC。 可选的，所述粘附层厚度范围为j〇.A~20入。 可选的，采用原子层沉积法形成所述功函数层。 可选的，所述原子层沉积法采用的温度范围为80°C~150°C。 可选的，所述功函数层的材料为TiAl。 可选的，所述功函数层厚度范围为3 〇 A~40 A。 可选的，在所述高k介质层上形成帽盖层后，且在所述帽盖层上形成所述粘附层 前，还包括在所述帽盖层上形成停止层的步骤，所述粘附层形成在所述停止层上。 可选的，在所述粘附层上形成所述功函数层后，且在所述功函数层上形成所述金 属栅极前，还包括在所述功函数层上形成阻挡层的步骤，所述金属栅极形成在所述阻挡层 上。 可选的，还包括对所述功函数金属层进行离子注入的步骤。 为解决上述问题，本专利技术还提供了一种NM0S晶体管，包括： 半导体衬底，所述半导体衬底上具有层间介质层，所述层间介质层中具有凹槽； 位于所述凹槽底部的界面层； 位于所述界面层上的高k介质层； 位于所述高k介质层上的帽盖层； 位于所述帽盖层上的粘附层； 位于所述粘附层上的功函数层； 位于所述功函数层上的金属栅极，所述金属栅电极填充满所述凹槽。 可选的，所述粘附层材料为TiAlC或TaAlC。 可选的，所述粘附层厚度范围为1〇人~2:〇1, 可选的，所述功函数层的材料为TiAl。 可选的，所述功函数层厚度范围为3〇A~4()A。 可选的，还包括位于所述功函数层和所述金属栅极之间的停止层。 可选的，还包括位于所述高k介质层和所述帽盖层之间的阻挡层。 与现有技术相比，本专利技术的技术方案具有以下优点： 本专利技术的技术方案中，在形成高k介质层之后，先形成粘附层，然后在粘附层上形 成功函数层，之后才形成金属栅极。由于粘附层能够增强了功函数层与其它结构的粘附作 用，因此形成粘附层可以防止功函数层发生剥离现象，不仅降低了 NM0S晶体管的制作工艺 难度，而且提高了 NM0S晶体管中功函数层的质量，提高了 NM0S晶体管的性能。 进一步，功函数层采用原子层沉积方法形成，因此功函数层具有近于100%的台阶 覆盖率，进一步加强了功函数层与粘附层之间的粘附作用。【附图说明】 图1是现有NM0S晶体管不意图； 图2至图6是本专利技术实施例所提供的NM0S晶体管的形成方法各步骤对应结构示 意图。【具体实施方式】 图1为目前常见的一种NM0S晶体管示意图。所述NM0S晶体管包括半导体衬底 (半导体衬底未示出，同样未示出的还包括位于所述半导体衬底中的源区和漏区等结构）， 所述半导体衬底上具有层间介质层101，层间介质层101中具有凹槽（未示出）。所述NMOS 晶体管还包括位于凹槽底部的界面层111，位于所述界面层111上的高k介质层121，位于 所述高k介质层121上的帽盖层131，位于帽盖层131上的停止层141，位于停止层141上的 功函数层151，位于功函数层151上的阻挡层161，以及位于阻挡层161上的金属栅极171， 金属栅电极171填充满所述凹槽。 NM0S晶体管的功函数层存在不同的形成工艺。其中一种功函数层151的形成工艺 为：采用低温原子气相沉积法（ALD)形成TiAl作为NM0S晶体管的功函数层。但是这种工 艺形成的功函数层质量较差，与其它层之间会出现剥离问题（peeling issue)。另一种功函 数层151的形成工艺为：采用高温原子气相沉积法形成TiAlC或者TaAlC作为NM0S晶体管 的功函数层。但是这种工艺形成的功函数层中碳含量太高，导致电阻太大，造成阈值电压上 升。 为此，本专利技术提供一种新的NM0S晶体管的形成方法，所述形成方法在形成功函数 层之前，先形成粘附层，所述粘附层能够增强后续形成的功函数层与其它层结构的粘附作 用，从而降低了 NM0S晶体管的制作工艺难度，并提高NM0S晶体管功函数层的质量，此外，所 述粘附层本身也具有初步调节功函数的作用，从而使所形成的NM0S晶体管性能进一步提 商。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施例做详细的说明。 本专利技术实施例提供一种NM0S晶体管的形成方法，请结合参考图2至图6。 请参考图2,提供半导体衬底（未示出），所述半导体衬底上具有层间介质层201， 层间介质层201中具有凹槽2011 (凹槽2011的底部为部分所述半导体衬底上表面）。 NM0S晶体管的形成方法分为多种，主要分为先栅极（gate first)和后栅极（gate late),其中后栅极又分为先高K(high K first)和后高K(high K last),本实施例提供一种 后高K后金属栅极的形成。具体的，本实施例中，带有凹槽2011的层间介质层201形成过 程可以为：在所述半导体衬底上形成伪栅结构；在所述伪栅结构两侧的半导体衬底中形成 源区和漏区；在所述半导体衬底上形成覆盖所述源区和漏区的层间介质层201，所述层间 介质层201上表面与所述伪栅结构齐平；去除所述伪栅结构，以在层间介质层201中形成凹 槽 2011。 本实施例中，所述半导体衬底为硅衬底。在本专利技术的其它实施例中，所述半导体衬 底也可以为锗硅衬底、III- V族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体 上硅衬底，还可以是本本文档来自技高网...

【技术保护点】
一种NMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有层间介质层，所述层间介质层中具有凹槽；在所述凹槽底部形成界面层；在所述界面层上形成高k介质层；在所述高k介质层上形成帽盖层；在所述帽盖层上形成粘附层；在所述粘附层上形成功函数层；在所述功函数层上形成金属栅极，所述金属栅电极填充满所述凹槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31