本发明专利技术公开了一种阵列基板、其驱动方法及相关装置，该阵列基板包括：呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与驱动模块相连的发光器件；其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。本发明专利技术中位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，因而可以通过一条数据线控制这两个驱动模块间隔工作，进而在不增加行扫描数据线数量的情况下减少数据线数量。
【技术实现步骤摘要】
本专利技术涉及有机电致发光
，尤其涉及一种阵列基板、其驱动方法及相关 目.0
技术介绍
现有技术中有机发光显示器(Organic Light Emitting D1de，0LED)的驱动技术，一般行扫描线的数量以及数据线的数量，是和分辨率相关，随着分辨率的提高，行扫描线和数据线的数目就会提高，这样在显示面板设计和外围驱动方面的复杂度就会提高，工艺难度增加，现有一些技术，通过其他方式来降低数据线数量，比如通过提高行扫描信号线数量，或者在行扫描上面增加其他选通单元，或者是将扫描信号线设置在阵列基板上，来降低数据线的数量，但是存在问题是，在行扫描设计方面又增加了一定的复杂度，同样有降低良率的风险。综上所述，目前的OLED驱动技术中，虽然可以通过提高行扫描信号线数量、在行扫描上面增加其他选通单元、或者是将扫描信号线设置在阵列基板上等方式降低数据线的数量，但在行扫描设计方面增加了一定的复杂度，具有降低良率的风险等问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种阵列基板、其驱动方法及相关装置，用以在不增加行扫描数据线数量的情况下减少数据线数量。本专利技术实施例提供的一种阵列基板，包括:呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与所述驱动模块相连的发光器件;其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。本专利技术实施例提供的阵列基板，相邻且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，因而可以通过一条数据线控制这两个驱动模块间隔工作，进而可以在不增加行扫描数据线数量的情况下减少数据线数量，降低了数据线在显示面板内部走线的难度，同时可以减少驱动IC的数量或者输出数量，降低成本的同时提高良率。较佳的，所述驱动模块包括开关晶体管、驱动晶体管、以及补偿模块；所述开关晶体管的源极与数据线相连，栅极与栅极线相连；所述驱动晶体管的栅极与该像素单元中的开关晶体管的漏极相连，漏极与电源VDD相连，源极与所述发光器件相连；所述补偿模块的两端连接于该像素单元中的驱动晶体管的栅极和源极之间。较佳的，位于同一所述像素组中、且通过同一栅极线驱动的两个像素单元中的两个像素单元，其中一个像素单元中的驱动晶体管为P型晶体管，另一个像素单元中的驱动晶体管为N型晶体管。较佳的，位于同一所述像素组的两列像素单元，其中一列像素单元中的驱动晶体管均为P型晶体管，另一列像素单元中的驱动晶体管均为N型晶体管。较佳的，相邻两列像素单元中驱动晶体管的类型不同。本专利技术实施例提供的一种电致发光显示器件，所述电致发光显示器件包括本专利技术实施例提供的上述阵列基板。本专利技术实施例提供的一种显示装置，所述显示装置包括本专利技术实施例提供的上述电致发光显示器件。本专利技术实施例提供的一种驱动本专利技术实施例提供的上述阵列基板的方法，该方法包括:逐行向每一栅极线输出高电平信号，其中所述高电平信号持续的时间由两个时间段组成，分别用于驱动位于同一像素组中的两个像素单元工作；以及，在向任一栅极线输出高电平信号的同时，向所有数据线发送正负周期脉冲信号，其中所述正负周期脉冲信号中的正脉冲信号用于驱动每个像素组中的一个像素单元工作，所述正负周期脉冲信号中的负脉冲信号用于驱动该像素组中的另一个像素单元工作。较佳的，所述高电平信号持续的时长不小于所述正负周期脉冲信号的周期时长。较佳的，所述高电平信号的两个时间段中，第一个时间段的时长不小于所述正负周期脉冲信号中的正脉冲信号的时长;第二个时间段的时长不小于所述正负周期脉冲信号中的负脉冲信号的时长。【附图说明】图1为本专利技术实施例提供的一种阵列基板的结构示意图；图2为本专利技术实施例提供了一种阵列基板的详细结构示意图；图3为本专利技术实施例提供的行扫描工作时序图。【具体实施方式】下面结合附图，对本专利技术实施例提供的像素电路、其驱动方法及相关装置的【具体实施方式】进行详细地说明。如图1所示，为本专利技术实施例提供的一种阵列基板的结构示意图，该阵列基板包括:呈阵列排布的若干个像素单元10，数据线20和栅极线30，每个像素单元10中包括一个与数据线20和栅极线30相连的驱动模块101、以及一个与驱动模块101相连的发光器件102;其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线;位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。本专利技术实施例提供的阵列基板包括呈阵列排布的若干个像素单元10，以及用于驱动像素单元10工作的数据线20和栅极线30，如图1所示，虚线框中表示的即为一个像素单元10，每个像素单元10中包括一个驱动模块101和一个发光器件102，其中，驱动模块101与数据线20和栅极线30相连，发光器件102与驱动模块101相连。假设以每相邻的两列像素单元作为一个像素组，即图1中的6个像素单元10为一个像素组，则每个像素组中的两列像素单元共用一条数据线，即图中的6个像素单元10(两列像素单元)共用一条数据线20;而在每两行相邻的像素单元之间设置有一条栅极线30。在具体实施时，为了能够通过一条数据线控制同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块间隔工作，则设置这两个驱动模块的驱动电压的极性相反，例如，图1中第一行的两个像素单元10，可以设置左侧的像素单元10中驱动模块101的驱动电压为正电压，而右侧的像素单元10中驱动模块101的驱动电压为负电压。因而，本专利技术实施例提供的阵列基板，可以通过一条数据线控制相邻的两个驱动模块间隔工作，进而可以在不增加行扫描数据线数量的情况下减少数据线数量，降低了数据线在显示面板内部走线的难度，同时可以减少驱动IC的数量或者输出数量，降低成本的同时提高良率。本专利技术实施例提供的阵列基板可以应用到OLED驱动技术中，而上述驱动模块，也可以根据需求进行设置，只要是能够改变驱动电压的极性即可。为了更清楚的说明上述驱动模块，本专利技术实施例提供了一种可能的阵列基板的详细结构示意图，图中给出了驱动模块的具体结构，如图2所示，为本专利技术实施例提供了一种阵列基板的详细结构示意图。较佳的，驱动模块101包括开关晶体管M1、驱动晶体管M2、以及补偿模块Cgs;开关晶体管Ml的源极与数据线相连，栅极与栅极线相连;驱动晶体管M2的栅极与该像素单元中的开关晶体管Ml的漏极相连，漏极与电源VDD相连，源极与发光器件102相连;补偿模块Cgs的两端连接于该像素单元中的驱动晶体管M2的栅极和源极之间。在具体实施时，开关晶体管Ml和驱动晶体管M2可以是任意符合要求的晶体管，如薄膜晶体管TFT;而补偿模块Cgs可以设置为一个存储电容;发光器件102则可以为OLEDt^n图2所示，开关晶体管Ml的源极与数据线相连，栅极与栅极线相连;驱动晶体管M2的栅极与该像素单元中的开关晶体管Ml的漏极相连，漏极与电源VDD相连，源极与发光器件102相连；补偿模块Cgs的两端连接于该像素单元中的驱动晶体管M2的栅极和源极之间，本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括：呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与所述驱动模块相连的发光器件；其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。
【技术特征摘要】
【专利技术属性】
技术研发人员：韩东旭，吴仲远，徐攀，李恒，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。