沟槽型超结功率器件的制造方法技术

本发明专利技术提供了一种沟槽型超结功率器件和一种沟槽型超结功率器件的制造方法，其中，沟槽型超结功率器件的制造方法包括：在衬底上生长第一外延层，在第一外延层上生长第一氧化层；在第一氧化层和第一外延层上刻蚀多个深沟槽；在第一氧化层和多个深沟槽中生长第二外延层；刻蚀掉第一氧化层上的第二外延层；刻蚀掉第一氧化层，并在第一外延层和多个深沟槽上淀积氧化硅层；刻蚀掉除多个深沟槽的侧墙外的其他氧化硅层；在多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉多个深沟槽的侧墙的氧化硅层。通过本发明专利技术的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言，涉及一种沟槽型超结功率器件的制造方法和一种沟槽型超结功率器件。
技术介绍
在制造超结型MOSFET (Super-Junct1n-Metal-Oxide-Semiconductor-Field-Effect-Transistor)时，目前的一种做法是，如图1至图14所示，在N型外延层上刻蚀出深沟槽，然后在深沟槽中生长P型外延层，再把深沟槽外的P型外延层回刻/磨掉，再进行浅沟槽的刻蚀、栅氧化层的生长，多晶硅栅极的制作等。但是，由于浅槽位于两个深槽之间，因而受光刻对准程度影响较大，同时，深槽和浅槽的两次光刻使得元胞密度受光刻⑶影响，很难将M0S (Metal-Oxide-Semiconductor,场效应晶体管))的电流密度做大。因此，需要一种新的技术，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
技术实现思路
本专利技术正是基于上述问题，提出了一种新的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。有鉴于此，本专利技术提出了一种沟槽型超结功率器件的制造方法，包括:在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；在所述第一氧化层和所述多个深沟槽中生长第二外延层；刻蚀掉所述第一氧化层上的所述第二外延层；刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉所述多个深沟槽的侧墙的氧化硅层。在该技术方案中，通过使用侧墙工艺，可以解决浅槽的对准问题，使浅槽与相邻两深槽可保持合适的距离，从而提高浅槽刻蚀的准确性，并且可以减少光刻版的数量，同时，由于不必受光刻CD的影响，因而可以提高元胞密度，从而提高器件性能。在上述技术方案中，优选地，还包括:在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层；在所述第二氧化层上生长多晶硅层；刻蚀掉所述第二氧化层上的多晶硅层；进行离子注入，以形成源极或栅极接触区；在所述源极或栅极接触区的表面制备金属层。在该技术方案中，在刻蚀完浅槽后，通过制作并刻蚀多晶硅层，并形成源极或栅极接触区，最后再在源极或栅极接触区的表面制备金属层，即可完成MOSFET的制作。在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。 在该技术方案中，所述衬底可以为P型衬底或N型衬底，以分别形成P沟道MOSFET和N沟道MOSFET在上述技术方案中，优选地，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。在该技术方案中，为了制作P沟道超结M0SFET，当所述第一外延层为P型外延层时，所述第二外延层应该为N型外延层，同样地，为了制作N沟道超结M0SFET，当所述第一外延层为N型外延层时，所述第二外延层应该为P型外延层，在上述技术方案中，优选地，所述第一氧化层的厚底等于所述浅沟槽的深度。在该技术方案中，第一氧化层的厚度决定了第二外延层的厚度，在刻蚀浅槽的时候也会刻蚀深槽中第二外延层，第一氧化层的厚度等于浅槽的深度，可以保证沟槽表面的平整。在上述技术方案中，优选地，所述深沟槽和所述浅沟槽采用干法刻蚀形成。在该技术方案中，所述刻蚀方法(包括氧化物刻蚀和沟槽刻蚀)可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单。在上述技术方案中，优选地，采用湿法刻蚀去除所述第一氧化层。在该技术方案中，采用湿法刻蚀去除所述第一氧化层，可以达到在不增加刻蚀成本的基础上，快速简洁地去掉第一氧化层的目的。根据本专利技术的另一方面提出了一种沟槽型超结功率器件，包括如上述技术方案中的任一项技术方案。通过以上技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。【附图说明】图1至图14示出了相关技术中N沟道超结MOSFET在制作过程中的结构示意图；图15示出了根据本专利技术的一个实施例的沟槽型超结功率器件的制造方法的流程示意图；图16至图22示出了根据本专利技术的一个实施例的沟槽型超结功率器件在制造过程中的结构示意图。【具体实施方式】为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和【具体实施方式】对本专利技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术的保护范围并不受下面公开的具体实施例的限制。图15示出了根据本专利技术的一个实施例的沟槽型超结功率器件的制造方法的流程示意图。如图15所示，根据本专利技术的一个实施例的沟槽型超结功率器件的制造方法，包括:步骤1502，在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；步骤1504，在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；步骤1506，在所述第一氧化层和所述多个深沟槽中生长第二外延层；步骤1508，刻蚀掉所述第一氧化层上的所述第二外延层；步骤1510，刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；步骤1512，刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；步骤1514，在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；步骤1516，刻蚀掉所述多个深沟槽的侧墙的氧化硅层。在该技术方案中，通过使用侧墙工艺，可以解决浅槽的对准问题，使浅槽与相邻两深槽可保持合适的距离，从而提高浅槽刻蚀的准确性，并且可以减少光刻版的数量，同时，由于不必受光刻CD的影响，因而可以提高元胞密度，从而提高器件性能。[当前第1页1 2 本文档来自技高网...

【技术保护点】
一种沟槽型超结功率器件的制造方法，其特征在于，包括：在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；在所述第一氧化层和所述多个深沟槽中生长第二外延层；刻蚀掉所述第一氧化层上的所述第二外延层；刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉所述多个深沟槽的侧墙的氧化硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵文魁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11