一种数字集成芯片测试仪制造技术

本发明专利技术提供了一种数字集成芯片测试仪，包括测试模块、控制器单元、处理器单元和总线，其中，所述测试模块、控制器单元、处理器单元分别与所述总线连接，所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座，所述数字集成电路测试核心模块与所述集成电路测试IC座连接。本发明专利技术的有益效果是：具有快速高效和成本低廉的优点。

【技术实现步骤摘要】

本专利技术涉及测试仪，尤其涉及一种数字集成芯片测试仪。
技术介绍
数字集成电路在高校的实验教学中得到广泛地应用。为了提高学生的实践创新能 力和实践动手能力，很多高校每个学期都要开设数字电路实验课程。在这些实验教学活动 中，需要使用大量的数字集成芯片。然而，在实验教学过程中，由于学生对实验数字集成芯 片使用不当，而造成芯片损坏数量越来越大。目前市场上的专用的数字集成电路测试仪，不 仅体积庞大，而且价格昂贵，不可在实验室中普及与应用。因此，设计快速高效和成本低廉 的数字集成芯片测试仪，具有重要的实现意义。
技术实现思路
为了解决现有技术中的问题，本专利技术提供了一种数字集成芯片测试仪。 本专利技术提供了一种数字集成芯片测试仪，包括测试模块、控制器单元、处理器单元 和总线，其中，所述测试模块、控制器单元、处理器单元分别与所述总线连接，所述测试模块 包括数字集成电路测试核心模块和集成电路测试1C座，所述数字集成电路测试核心模块 与所述集成电路测试1C座连接。 作为本专利技术的进一步改进，所述集成电路测试1C座包括三极管Q1、二极管D1、继 电器T1和1C插座，所述三极管Q1的发射极接地，所述三极管Q1的集电极分别与所述二极 管D1、继电器T1连接，所述二极管Dl、1C插座分别与所述继电器T1连接。 作为本专利技术的进一步改进，所述1C插座的第16脚接电源，第8脚接地。 作为本专利技术的进一步改进，所述1C插座的第7脚与继电器T1的第1脚相连，并通 过继电器T1的常闭端口 2接地，继电器T1的常开端3与所述数字集成电路测试核心模块 的输入引脚相连。 作为本专利技术的进一步改进，所述控制器单元包括JTAG控制器、UART控制器、EPCS 控制器、IXD控制器、SDRAM控制器、ΡΙ0控制器，所述JTAG控制器、UART控制器、EPCS控制 器、IXD控制器、SDRAM控制器、ΡΙ0控制器分别与所述总线连接。 作为本专利技术的进一步改进，所述EPCS控制器连接有EPCS4存储器，所述SDRAM控 制器连接有SDRAM存储器。 作为本专利技术的进一步改进，所述UART控制器连接有USB转换芯片，所述USB转换 芯片连接有PC机，所述JTAG控制器与所述PC机连接。 作为本专利技术的进一步改进，所述IXD控制器连接有IXD显示器，所述ΡΙ0控制器连 接有键盘。 作为本专利技术的进一步改进，所述总线为Avalon-MM总线。 作为本专利技术的进一步改进，所述处理器单元为NiosII处理器。 本专利技术的有益效果是：通过上述方案，具有快速高效和成本低廉的优点。【附图说明】 图1是本专利技术一种数字集成芯片测试仪的硬件框图。 图2是本专利技术一种数字集成芯片测试仪的集成电路测试1C座的电路图。【具体实施方式】 下面结合【附图说明】及【具体实施方式】对本专利技术进一步说明。 图1至图2中的附图标号为：数字集成电路测试核心模块1 ;集成电路测试1C座 2 ;IC插座21 ;EPCS控制器3 ;EPCS4存储器4 ;NiosII处理器5 ;ΡΙ0控制器6 ;键盘7 ;SDRAM 控制器8 ;SDRAM存储器9 ;IXD控制器10 ;IXD显示器11 JTAG控制器12 ;UART控制器13 ; USB转换芯片14 ;PC机15。 如图1所示，一种数字集成芯片测试仪，包括测试模块、控制器单元、处理器单元 和总线，其中，所述测试模块、控制器单元、处理器单元分别与所述总线连接，所述测试模块 包括数字集成电路测试核心模块1和集成电路测试1C座2,所述数字集成电路测试核心模 块1与所述集成电路测试1C座2连接。 如图2所示，所述集成电路测试1C座2包括三极管Q1、二极管D1、继电器T1和1C 插座21，所述三极管Q1的发射极接地，所述三极管Q1的集电极分别与所述二极管D1、继电 器T1连接，所述二极管Dl、1C插座21分别与所述继电器T1连接。 如图2所示，所述1C插座21的第16脚接电源，第8脚接地。 如图2所示，所述1C插座21的第7脚与继电器T1的第1脚相连，并通过继电器 T1的常闭端口 2接地，继电器T1的常开端3与所述数字集成电路测试核心模块1的输入引 脚相连。 如图1所示，所述控制器单元包括JTAG控制器12、UART控制器13、EPCS控制器 3、LCD控制器10、SDRAM控制器8、P10控制器6，所述JTAG控制器12、UART控制器13、EPCS 控制器3、IXD控制器10、SDRAM控制器8、ΡΙ0控制器6分别与所述总线连接。 如图1所示，所述EPCS控制器3连接有EPCS4存储器4，所述SDRAM控制器8连接 有SDRAM存储器9。 如图1所示，所述UART控制器13连接有USB转换芯片14,所述USB转换芯片14 连接有PC机15,所述PC机15为上位机，所述JTAG控制器12与所述PC机15连接。 如图1所示，所述IXD控制器10连接有IXD显示器11，所述ΡΙ0控制器6连接有 键盘7。 如图1所示，所述总线优选为Avalon-MM总线。 如图1所示，所述处理器单元优选为NiosII处理器5。 为了实现复杂的控制，在本测试仪中，在可编程逻辑门列阵（FPGA)中内嵌了一个 32位的NiosII处理器5。SDRAM控制器8通过FPGA的引脚与SDRAM存储器9相连，用于 存放数据。JTAG控制器12、UART控制器13能实现程序的下载和在线调试功能；EPSC控制 器3通过FPGA的引脚与EPSC存储器4连接，用于存储FPGA配制文件；IXD控制器10通过 FPGA的引脚与IXD显示器11相连，用于显示测得的数据。ΡΙ0控制器6通过FPGA的引脚 与键盘7相连，用于输入数字芯片的型号。数字集成电路测试核心模块1通过FPGA的引脚 与集成电路测试1C座2相连。UART控制器13通过FPGA的引脚与USB转换芯片14相连， 能实现上位机（即PC机15)的串口通信。 本专利技术提供的一种数字集成芯片测试仪，采用S0PC硬件设计方案，采用Altera公 司的SOPC Builder集成开发工具进行开发。SOPC Builder是一个Altera公司提供的功能 强大的系统开发工具，嵌入式系统设计师可以利用此工具非常轻松地设计一个基于NiosII 处理器的片上系统。在SOPC Builder的图形用户界面中，设计者可以把SOPC Builder库 中功能模块添加到系统中，除此之外，SOPC Builder还允许设计者把用户自定义逻辑单元 添加到SOPC Builder库中。表1，是利用SOPC Builder开发工具定义的硬件系统，其中， ictesting是数字集成电路测试核心模块，是用户自定义逻辑控制单元。 表1硬件系统模块的定义 集成电路测试1C座2的控制电路如图2所示，主要由三极管Q1、二极管D1、继电器 T1和1C插座21组成。1C插座21的第16脚接电源，第8脚接地。1C插座21的第7脚与 继电器T1的1脚相连，并通过继电器T1的常闭端口 2接地，继电器T1的常开端3与FPGA 的输入引脚相连。1C插座21的其它引脚与FPGA相连。当测试DIP16封装的数字集成芯片 时，输入端4送入高电平，三极管Q1饱和导通，继电器通电动作，继电器T1的开关1与常开 端3本文档来自技高网...

【技术保护点】
一种数字集成芯片测试仪，其特征在于：包括测试模块、控制器单元、处理器单元和总线，其中，所述测试模块、控制器单元、处理器单元分别与所述总线连接，所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座，所述数字集成电路测试核心模块与所述集成电路测试IC座连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨秀增，李海生，黄灿胜，周思颖，蒙韦清，韦孟娇，陆伟艳，
申请(专利权)人：广西民族师范学院，
类型：发明
国别省市：广西;45