半导体结构的形成方法技术

一种半导体结构的形成方法，包括：在衬底的部分表面形成牺牲层和位于所述牺牲层表面的第一掩膜层，第一掩膜层的表面具有第一粗糙度；去除第一掩膜层底部的部分牺牲层，使第一掩膜层悬空于衬底上方；之后，对第一掩膜层进行退火，使第一掩膜层的表面具有第二粗糙度，第二粗糙度小于第一粗糙度；之后，在衬底表面形成第二掩膜材料膜，第二掩膜材料膜包围第一掩膜层，第二掩膜材料膜的表面高于或齐平于第一掩膜层的底部表面；刻蚀第二掩膜材料膜，直至暴露出衬底表面为止，并以第一掩膜层为掩膜，在第一掩膜层和衬底之间形成第二掩膜层；以第一掩膜层和第二掩膜层为掩膜刻蚀衬底。该半导体结构的形貌得到改善，提高所形成的半导体结构的尺寸精确度。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小，为了提高刻蚀形成的半导体结构尺寸精确，仅以光刻胶作为刻蚀工艺的掩膜，已不能满足日益发展的技术需求。为了提高掩膜图形的精确度和稳定性，现有技术会形成硬掩膜层(Hard Mask，简称HM)作为刻蚀掩膜。图1至图3是现有技术形成硬掩膜层的过程的剖面结构示意图。请参考图1，提供待刻蚀层100 ;在所述待刻蚀层100表面形成掩膜薄膜101。请参考图2，在所述掩膜薄膜101表面形成图形化的光刻胶层102，所述光刻胶层102暴露出部分掩膜薄膜101表面。请参考图3，以所述光刻胶层102为掩膜，刻蚀所述掩膜薄膜101，直至暴露出待刻蚀层100表面为止，形成掩膜层101a。所述掩膜薄膜101 (请参考图2)与待刻蚀层100的材料不同，使所述掩膜薄膜101与待刻蚀层100之间具有刻蚀选择性，而且，所述掩膜层101的材料通常为氮化硅等硬度较高的材料，因此，在后续以所述掩膜层101a刻蚀待刻蚀层100时掩膜层101a受到的损伤较小，所述掩膜层101a的图形稳定性较好。然而，随着半导体工艺节点的进一步减小，使得所形成的掩膜层形貌不良，容易导致以掩膜层刻蚀形成的半导体结构的尺寸形貌不精确。
技术实现思路
本专利技术解决的问题是提供一种，改善所形成的半导体结构的形貌，提高所形成的半导体结构的尺寸精确度。为解决上述问题，本专利技术提供一种，包括:提供衬底；在衬底的部分表面形成牺牲层和第一掩膜层，所述第一掩膜层位于所述牺牲层表面，且所述第一掩膜层的表面具有第一粗糙度；去除所述第一掩膜层底部的部分牺牲层，使所述第一掩膜层悬空于衬底上方；在去除牺牲层之后，对所述第一掩膜层进行退火，使所述第一掩膜层的表面具有第二粗糙度，所述第二粗糙度小于第一粗糙度；在对所述第一掩膜层进行退火之后，在衬底表面形成第二掩膜材料膜，所述第二掩膜材料膜包围所述第一掩膜层，所述第二掩膜材料膜的表面高于或齐平于所述第一掩膜层的底部表面；刻蚀所述第二掩膜材料膜，直至暴露出衬底表面为止，并以所述第一掩膜层为掩膜，在第一掩膜层和衬底之间形成第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，刻蚀所述衬底。可选的，所述退火工艺的工艺参数包括:退火气体为氢气、氮气或惰性气体中的一种或多种，温度为650摄氏度?1200摄氏度，气压为5毫托?1大气压，时间为5秒?1小时。可选的，所述退火工艺的次数为1次或多次。可选的，所述牺牲层相对于第一掩膜层具有第一刻蚀选择比，且所述第一刻蚀选择比大于或等于4。可选的，所述第二掩膜层相对于第一掩膜层具有第二刻蚀选择比，且所述第二刻蚀选择比大于或等于3。可选的，所述牺牲层的材料为底层抗反射材料、碳、硅或氧化硅。可选的,所述第一掩膜层的材料为氧化娃、氮化娃、娃锗、娃、氮化钛或钛。可选的，所述第二掩膜层的材料为氧化硅、氮化硅、氮氧化硅、硅锗、硅、底层抗反射材料或碳。可选的，所述底层抗反射材料包括氮化硅、氮氧化硅或有机底层抗反射材料。可选的，所述第一掩膜层的数量大于或等于1 ;当所述第一掩膜层的数量大于1时，若干第一掩膜层之间相互分立，相邻第一掩膜层之间的距离为10纳米?50纳米，所述第一掩膜层的宽度为10纳米?50纳米。可选的，所述牺牲层和第一掩膜层的形成方法包括:在衬底表面形成牺牲膜；在所述牺牲膜表面形成第一掩膜材料膜；在第一掩膜材料膜表面形成图形化层，所述图形化层暴露出部分第一掩膜材料膜表面；以所述图形化层为掩膜，刻蚀所述第一掩膜材料膜和牺牲膜，直至暴露出衬底表面为止，形成牺牲层和第一掩膜层；在所述刻蚀工艺之后，去除所述图形化层。可选的，所述图形化层为光刻胶层，所述图形化层的形成工艺包括:在第一掩膜材料膜表面形成光刻胶膜；对所述光刻胶膜进行光刻显影，并暴露出部分第一掩膜材料膜表面，使所述光刻胶膜图形化，形成光刻胶层。可选的，所述图形化层的材料与牺牲膜和第一掩膜材料膜的材料不同，所述图形化层的形成工艺为多重图形化掩膜工艺。可选的，刻蚀去除第一掩膜层底部的部分牺牲层之后，所述第一掩膜层的两端由未被刻蚀的部分第一掩膜材料膜和牺牲膜支撑，使所述第一掩膜层悬空于衬底上方。可选的，所述刻蚀牺牲膜和第一掩膜材料膜的工艺为各向异性的干法刻蚀工艺。可选的，所述去除牺牲层的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。可选的，刻蚀所述第二掩膜材料膜的工艺为各向异性的干法刻蚀工艺。可选的，所述第一掩膜层投影于衬底表面的图形为条形。可选的，在所述退火工艺之前，所述第一粗糙度为所述条形的中轴线到所述条形边界的最大距离和最小距离的差值；在所述退火工艺之后，所述第二粗糙度为所述条形的中轴线到所述条形边界的最大距离和最小距离的差值。可选的，所述衬底包括:半导体基底、以及位于所述半导体基底表面的器件层，在所述器件层表面形成所述牺牲层。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的方法中，第一掩膜层形成于牺牲层表面，并且，通过去除第一掩膜层底部的牺牲层，使所述第一掩膜层悬空于衬底上方，所述第一掩膜层作为刻蚀形成第二掩膜层的掩膜。在形成第二掩膜材料膜之前，对所述第一掩膜层进行退火，使第一掩膜层表面自第一粗糙度降低到第二粗糙度，使得所述第一掩膜层的形貌更良好、尺寸更均一。在形成包围第一掩膜层的第二掩膜材料膜之后，以所述第一掩膜层刻蚀形成第二掩膜层。由于所述第一掩膜层表面的粗糙度较小，则所形成的第二掩膜层表面的粗糙度较小，以所述第一掩膜层和第二掩膜层作为掩膜刻蚀衬底时，在衬底内形成的半导体结构的形貌良好、尺寸精确均一。进一步，所述牺牲层和第一掩膜层的形成方法包括:在衬底表面以依次形成牺牲膜、以及牺牲膜表面的第一掩膜材料膜，在形成图形化层之后，以所述图形化层为掩膜，刻蚀所述第一掩膜层材料膜和牺牲膜以形成牺牲层和第一掩膜层。而所述第一掩膜层的两端具有未被刻蚀的牺牲膜和第一掩膜材料膜，所述牺牲膜和第一掩膜材料膜能够支撑所述第一掩膜层悬空于衬底上方，以便第一掩膜层经过退火之后，粗糙度降低。【附图说明】图1至图3是现有技术形成硬掩膜层的过程的剖面结构示意图；图4至图15是本专利技术实施例的半导体结构的形成过程的结构示意图。【具体实施方式】如
技术介绍
所述，由于所形成的掩膜层形貌不良，容易导致以掩膜层刻蚀形成的半导体结构尺寸形貌不精确。经过研究发现，由于半导体工艺节点的缩小，导致所形成的掩膜层的特征尺寸(Critical Dimens1n,简称⑶)、以及掩膜层之间的间距缩小，进而提高了光刻工艺以及刻蚀工艺的技术难度，容易使所形成的掩膜层边缘形貌不良。具体请继续参考图1至图3，所形成的掩膜层101a投影于待刻蚀层100表面的图形为若干平行排列的条形。当半导体工艺节点缩小时，所述条形掩膜层101a的宽度较小，而且相邻两条掩膜层101a之间的距离较小，当采用光刻工艺在掩膜薄膜100表面形成光刻胶层102时，容易造成所形成的光刻胶层102的图形具有误差。而且，由于相邻掩膜层102的尺寸较小，相应的提高了相邻掩膜层101a之间的沟槽深宽比，则以所述光刻胶层102为掩膜，刻蚀掩膜薄膜101的工艺难度提高，容易造成所形成的掩膜层101a边缘粗糙，而且，所述掩膜层101a为条形本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底；在衬底的部分表面形成牺牲层和第一掩膜层，所述第一掩膜层位于所述牺牲层表面，且所述第一掩膜层的表面具有第一粗糙度；去除所述第一掩膜层底部的部分牺牲层，使所述第一掩膜层悬空于衬底上方；在去除牺牲层之后，对所述第一掩膜层进行退火，使所述第一掩膜层的表面具有第二粗糙度，所述第二粗糙度小于第一粗糙度；在对所述第一掩膜层进行退火之后，在衬底表面形成第二掩膜材料膜，所述第二掩膜材料膜包围所述第一掩膜层，所述第二掩膜材料膜的表面高于或齐平于所述第一掩膜层的底部表面；刻蚀所述第二掩膜材料膜，直至暴露出衬底表面为止，并以所述第一掩膜层为掩膜，在第一掩膜层和衬底之间形成第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，刻蚀所述衬底。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31