本发明专利技术提供能够抑制允许电流量的降低并且小型化的半导体元件以及半导体装置。半导体元件(10)具备：基板(201)；第一区域(203)，在基板(201)形成有多个第一区域(203)，上述第一区域(203)为正六边形或者正六边形沿规定的方向延伸而成的形状，上述第一区域(203)包括第一导电型的杂质；以及第二区域(204)，其形成于基板(201)，该第二区域(204)具有等距离地包围第一区域(203)的框状的形状，该第二区域(204)包括与第一导电型不同的第二导电型的杂质的多个区域的框状的形状的边彼此相邻配置。
【技术实现步骤摘要】
本专利技术涉及半导体元件以及半导体装置，尤其涉及半导体元件以及半导体装置的构造。
技术介绍
在半导体装置中，存在根据用途，欲使流过该半导体装置所包含的半导体元件的电流的允许值(允许电流量)增大的情况。作为这样的例子，有保护电路免受静电放电(Electro 一 Static 一 Discharge:ESD)影响的ESD保护电路。ESD保护电路一般使用二极管构成。在ESD保护电路中，由于需要使峰值高的浪涌电流瞬间导出半导体装置外，优选设计为流过二极管(p — η结)的允许电流量变得极大。图5示出设置于作为半导体装置的半导体集成电路100的ESD保护电路的电路图的一个例子。ESD保护电路120由使用了二极管的静电保护元件ESDI以及ESD2构成，ESDI被连接到输入端子PAD与正电源VDD之间，ESD2被连接到输入端子PAD与接地(GND)之间。另外，输入端子PAD与半导体集成电路100的内部电路112连接(在图5中，与内部电路112的输入段的晶体管MN连接)。此外，ESD保护电路并不局限于输入端子，适当地设置于输出端子、电源布线等需要静电保护的位置。而且，在正电压的浪涌突入输入端子PAD的情况下ESDI导通，如图5中的箭头SCI所示，该浪涌流向正电源VDD而被吸收。另外，在负电压的浪涌突入输入端子PAD的情况下ESD2导通，如图5中的箭头SC2所示，该浪涌从GND通过ESD2流向输入端子PAD而被吸收。这样一来，保护内部电路112免受突入输入端子PAD的浪涌的影响。然而，使用于静电保护元件的二极管的一般的形状是矩形(例如，专利文献1)，其大小根据所需要的静电耐量(ESD耐量)决定。例如，为了用HBM(Human Body Model:人体放电模式)法得到2000V的ESD耐量，而需要利用TDR — TLP测定法成为即使1.33A的电流流过该二极管也不被破坏的大小。此外，所谓HBM法是假想了人体与半导体接触时的放电模型的静电耐量的试验方法。另外，所谓TDR - TLP测定法是对测定对象施加矩形波，利用示波器观测并解析此时来自测定对象的反射波，从而得到测定对象的ESD施加时的动作特性的方法。另一方面，公知流过二极管的电流的允许电流量与该二极管的p型区域和η型区域对置的长度(换言之，作为Ρ — η结发挥作用的部分的长度。以下，存在将该长度称为“周长”的情况)成比例。例如，若将周长10 μπι的情况下的允许电流量假定为0.1Α，则为了得到1.33Α的允许电流量而需要133ym( = lOymX (1.33A/0.1A))的周长。对于上述周长，以专利文献1所公开的二极管为例，进行更具体的说明。专利文献1公开有也作为静电保护元件使用的齐纳二极管。图6简化专利文献1所公开的二极管的构造来作为二极管200示出。如图6所示，二极管200具备在Ρ型基板201形成的Ν型阱202、在该Ν型阱内形成的Ρ型高浓度扩散层203以及Ν型高浓度扩散层204而构成。另外，Ρ型高浓度扩散层203与N型高浓度扩散层204之间被元件分离氧化膜205分离。而且，为Ρ型高浓度扩散层203呈矩形形状，环状的Ν型高浓度扩散层204包围该矩形形状的Ρ型高浓度扩散层203的周围的构造。作为具有这样的构造的二极管200中的周长的定义方法，有根据矩形形状的Ρ型高浓度扩散层203的外周(在图6(a)中由虚线所示的部分)的长度定义的方法。根据该定义，在欲使二极管200的允许电流量为1.33Α的情况下，需要使Ρ型高浓度扩散层203的外周的长度为133 μπι。专利文献1:日本特开平8 - 181334号公报如上所述，在二极管中允许电流量根据周长决定，而另一方面，由于近年来的半导体装置的小型化的趋势而需要尽量减小二极管整体的大小。因此，在欲较大地获取允许电流量的二极管，尤其是作为静电保护元件的二极管中，需要抑制二极管整体的大小并且极力延长周长。对于该点，在专利文献1所公开的一种导电型的扩散层包围另一种导电型的矩形形状(或者，并不局限于矩形，而为岛状)的扩散层的构造的二极管中，延长周长有界限，所以存在无法减小二极管本身的大小，其结果ESD保护电路变大这样的问题。
技术实现思路
本专利技术是为了解决上述的技术问题而提出的，其目的在于，提供能够抑制允许电流量的降低并且小型化的半导体元件以及半导体装置。本专利技术的半导体元件具备:基板；第一区域，在上述基板形成有多个第一区域，上述第一区域为正六边形或者正六边形沿规定的方向延伸而成的形状，上述第一区域包括第一导电型的杂质；以及第二区域，其形成于上述基板，该第二区域具有等距离地包围上述第一区域的框状的形状，该第二区域包括与上述第一导电型不同的第二导电型的杂质的多个区域的上述框状的形状的边彼此相邻配置。另外，本专利技术的其他的半导体元件具备:基板；第一区域，其形成于上述基板，具有螺旋形状，该第一区域包括第一导电型的杂质；第二区域，其形成于上述基板，该第二区域以沿上述第一区域并且与上述第一区域设置规定的间隔的方式配置，该第二区域包括与上述第一导电型不同的第二导电型的杂质。另外，本专利技术的半导体装置包括由电路元件构成的具有规定的功能的电路区域、以及上述的半导体元件，上述第一区域通过第一布线与上述电路区域连接，上述第二区域通过第二布线与电源连接或者接地，上述半导体元件作为静电保护元件发挥作用。根据本专利技术，能够提供能够抑制允许电流量的降低并且小型化的半导体元件以及半导体装置。【附图说明】图1是表示第一实施方式的半导体元件的构成的一个例子的俯视图以及剖视图。图2是表示第二实施方式的半导体元件的构成的一个例子的俯视图以及剖视图。图3是用于对比较例的半导体元件的周长的计算例进行说明的俯视图。图4是用于对实施方式的半导体元件的周长的计算例进行说明的俯视图。图5是用于对静电保护元件的动作进行说明的电路图。图6是表示现有技术的半导体元件的构成的俯视图以及剖视图。附图标记的说明书:10、20...二极管；100...半导体集成电路；112...内部电路；120...ESD 保护电路；150...第一布线；152...第二布线；160、162、164、166...触点;200、200a、200b、200c、200d...二极管；201...P 型基板；202...N 型阱；203...P 型高浓度扩散层；204...N型高浓度扩散层；205...元件分离氧化膜；CA...电路区域；ESD1、ESD2...静电保护元件；PAD...输入端子；UD1?UD4...单位元件。【具体实施方式】以下，参照附图，对用于实施本专利技术的形态进行详细说明。此外，在以下说明的实施方式中，例示将本专利技术的半导体元件应用于在P型基板上形成的使阳极为P型使阴极为N型的二极管的形态进行说明。当然，既可以为将本专利技术的半导体元件应用于N型基板的形态，也可以为将其应用于使阳极为N型使阴极为P型的二极管的形态。第一实施方式参照图1对本实施方式的二极管10进行说明。图1(a)示出二极管10的俯视图，图1(b)示出二极管10的图1(a)中的A — A’剖视图。如图1 (a)所示，本实施方式的二极管10为使多个俯视时六边形状的P型高浓度扩散层203被呈六边形的框形状的N型高浓度扩散层204包围而成本文档来自技高网...
【技术保护点】
一种半导体元件，其特征在于，具备：基板；第一区域，在所述基板形成有多个第一区域，所述第一区域为正六边形或者正六边形沿规定的方向延伸而成的形状，所述第一区域包括第一导电型的杂质；以及第二区域，其形成于所述基板，该第二区域具有等距离地包围所述第一区域的框状的形状，该第二区域包括与所述第一导电型不同的第二导电型的杂质的多个区域的所述框状的形状的边彼此相邻配置。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：岩本一成，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。