本发明专利技术公开了一种CIS器件的制造方法，包括：步骤1：提供衬底、所述衬底背面设置有一硬掩模板；步骤2：对所述衬底的IO器件进行源漏极浅掺杂；步骤3：对衬底的像素区进行源漏极浅掺杂；步骤4：去除硬掩模板。本发明专利技术将CIS器件像素区的LDD制程，放置在多晶硅硬掩模板去除制程之前，使得原有制程中白色像素点中值在2700左右将至现在的2200，使得晶圆边缘的良率失效降低，即提高了产品良率。
【技术实现步骤摘要】
本专利技术涉及集成电路制造领域，特别涉及一种CIS器件的制造方法。
技术介绍
自上世纪60年代末期美国贝尔实验室提出固态成像器件概念后，固体图像传感器便得到了迅速发展，成为传感技术中的一个重要分支。它是个人计算机多媒体不可缺少的外设，也是监控设备中的核心器件。近年来，由于集成电路设计技术和工艺水平的提高，CIS(英文全称:CM0S ImageSensor，中文全称:互补金属氧化物半导体图像传感器)器件因其固有的诸如像元内放大、列并行结构，集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且，低成本、单芯片、功耗低和设计简单等优点，使CIS器件在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大出风头。WP (英文全称:White Pixel，中文全称:白色像素)是指在无光照条件下CIS器件输出的DN值>64的像素数量，它是评估CIS器件性能的一个重要指标，直接反应器件成像质量。因此，提高CIS器件WP性能，即降低白色像素点(英文:WP Count)是CIS器件制造工艺的一个长期目标。
技术实现思路
本专利技术提供一种CIS器件的制造方法，以解决现有技术中存在的上述技术问题。为解决上述技术问题，本专利技术提供一种CIS器件的制造方法，包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板；步骤2:对所述衬底的10器件进行源漏极浅掺杂；步骤3:对衬底的像素区进行源漏极浅掺杂；步骤4:去除硬掩模板。作为优选，所述硬掩模板由氧化硅和氮化硅组成。作为优选，采用湿法工艺去除所述硬掩模板。作为优选，还包括步骤5:制备栅极侧墙。作为优选，所述步骤2包括:对所述10器件的源漏极所在区域进行光刻，接着对所述源漏极所在区域进行离子注入。作为优选，所述步骤2还包括去除光刻胶步骤。作为优选，所述步骤3包括:对所述像素区的源漏极所在区域进行光刻，接着对所述源漏极所在区域进行离子注入，并去除光刻胶。与现有技术相比，本专利技术提供一种CIS器件的制造方法，包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板；步骤2:对所述衬底的10器件进行源漏极浅掺杂；步骤3:对衬底的像素区进行源漏极浅掺杂；步骤4:去除硬掩模板。本专利技术将CIS器件像素区的LDD (浅掺杂源漏极注入)制程，放置在多晶硅硬掩模板去除(Poly HM Remove)制程之前，使得原有制程中白色像素点的值由原来的2700左右降低至现在的2200，从而使晶圆边缘(Wafer Edge)的良率失效降低，即提高了产品良率。【附图说明】图1为本专利技术一【具体实施方式】中CIS器件的制造方法的流程示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。需说明的是，本专利技术附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。如图1所示，本专利技术提供一种CIS器件的制造方法，包括:步骤1:提供衬底，所述衬底背面设置有一硬掩模板，较佳的，所述硬掩模板由氧化硅和氮化硅组成，所述硬掩模板用于在多晶硅刻蚀以及后续离子注入过程中起到阻挡作用；步骤2:对所述衬底的10器件进行源漏极浅掺杂；所述步骤2包括:对所述10器件的源漏极所在区域以外的其它区域涂覆光刻胶，对所述10器件的源漏极所在区域进行刻蚀处理，接着对所述源漏极所在区域进行离子注入；最后去除所述10器件的源漏极所在区域以外的其它区域的光刻胶，完成10器件的源漏极浅掺杂。步骤3:对衬底的像素区进行源漏极浅掺杂；具体地，所述步骤3包括:对所述衬底的像素区的源漏极所在区域以外的其它区域涂覆光刻胶，对所述衬底的像素区的源漏极所在区域进行刻蚀处理，接着对所述源漏极所在区域进行离子注入；最后去除所述衬底的像素区的源漏极所在区域以外的其它区域的光刻胶，完成10器件的源漏极浅掺杂。步骤4:去除硬掩模板，具体地，本专利技术采用湿法工艺去除所述硬掩模板，当然也可以采用化学机械研磨工艺去除所述硬掩模板。步骤5:制备栅极侧墙。综上所述，本专利技术提供一种CIS器件的制造方法，包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板；步骤2:对所述衬底的10器件进行源漏极浅掺杂；步骤3:对衬底的像素区进行源漏极浅掺杂；步骤4:去除硬掩模板。本专利技术将CIS器件像素区的LDD (浅掺杂源漏极注入)制程，放置在多晶硅硬掩模板去除(Poly HM Remove)制程之前，使得原有制程中白色像素点的值由原来的2700左右降低至现在的2200，从而使晶圆边缘(WaferEdge)的良率失效降低，即提高了产品良率。显然，本领域的技术人员可以对专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包括这些改动和变型在内。【主权项】1.一种CIS器件的制造方法，其特征在于，包括: 步骤1:提供衬底、所述衬底背面设置有一硬掩模板； 步骤2:对所述衬底的10器件进行源漏极浅掺杂； 步骤3:对衬底的像素区进行源漏极浅掺杂； 步骤4:去除硬掩模板。2.如权利要求1所述的一种CIS器件的制造方法，其特征在于，所述硬掩模板由氧化硅和氮化硅组成。3.如权利要求1所述的一种CIS器件的制造方法，其特征在于，采用湿法工艺去除所述硬掩模板。4.如权利要求1所述的一种CIS器件的制造方法，其特征在于，还包括步骤5:制备栅极侧墙。5.如权利要求1所述的一种CIS器件的制造方法，其特征在于，所述步骤2包括:对所述10器件的源漏极所在区域进行光刻，接着对所述源漏极所在区域进行离子注入。6.如权利要求5所述的一种CIS器件的制造方法，其特征在于，所述步骤2还包括去除光刻胶步骤。7.如权利要求1所述的一种CIS器件的制造方法，其特征在于，所述步骤3包括:对所述像素区的源漏极所在区域进行光刻，接着对所述源漏极所在区域进行离子注入，并去除光刻胶。【专利摘要】本专利技术公开了一种CIS器件的制造方法，包括：步骤1：提供衬底、所述衬底背面设置有一硬掩模板；步骤2：对所述衬底的IO器件进行源漏极浅掺杂；步骤3：对衬底的像素区进行源漏极浅掺杂；步骤4：去除硬掩模板。本专利技术将CIS器件像素区的LDD制程，放置在多晶硅硬掩模板去除制程之前，使得原有制程中白色像素点中值在2700左右将至现在的2200，使得晶圆边缘的良率失效降低，即提高了产品良率。【IPC分类】H01L27/146, H01L21/266【公开号】CN105280663【申请号】CN201510680467【专利技术人】范洋洋, 孙昌 【申请人】上海华力微电子有限公司【公开日】2016年1月27日【申请日】2015年10月19日本文档来自技高网...
【技术保护点】
一种CIS器件的制造方法，其特征在于，包括：步骤1：提供衬底、所述衬底背面设置有一硬掩模板；步骤2：对所述衬底的IO器件进行源漏极浅掺杂；步骤3：对衬底的像素区进行源漏极浅掺杂；步骤4：去除硬掩模板。
【技术特征摘要】
【专利技术属性】
技术研发人员：范洋洋，孙昌，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。