一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多个伪栅极结构，在相邻所述伪栅极结构之间形成有沟槽；在所述伪栅极结构上和所述沟槽的底部和侧壁上沉积形成衬垫层；在所述衬垫层上沉积形成可流动介电层，以完全填充所述沟槽；进行固化处理的步骤；进行退火处理的步骤。根据本发明专利技术的制造方法，采用低温热处理的方式避免了高温对器件造成的损伤的同时还提高了可流动介电层的空隙填充能力，避免了填充空洞(Void)的出现，提高了可流动介电层的质量，进而提高了器件的性能和良率。本发明专利技术半导体器件，采用前述方法制造，因此具有高的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。减小的特征结构尺寸造成器件上的结构特征的空间尺寸减小。器件上间隙与沟槽的宽度变窄到间隙深度对宽度的深宽比高到足以导致介电材料填充间隙相当不易的程度。流动式化学气相沉积法(Flowable CVD)因其优异的间隙和沟槽填充能力被广泛应用于20nm以下节点制程中。例如，后高K/金属栅极制程中，形成接触孔蚀刻停止层(CESL)后再在其上方采用FCVD法沉积形成可流动介电材料作为层间介电层。对于具有更先进的技术节点的CMOS而言,后高K/金属栅极(high-k and metal last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤，因此要求FCVD的热预算比较低，沉积温度低于600°C，而这往往会导致可流动介电材料的密度低，进而可能在填充沟槽的介电材料中产生空洞(Void)或缝隙。因此，为了解决上述技术问题，有必要提出一种新的制作方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在问题，本专利技术的一个实施例提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成有多个伪栅极结构，在相邻所述伪栅极结构之间形成有沟槽；在所述伪栅极结构上和所述沟槽的底部和侧壁上沉积形成衬垫层；在所述衬垫层上沉积形成可流动介电层，以完全填充所述沟槽；进行固化处理的步骤；进行退火处理的步骤。可选地，所述衬垫层为氧化物衬垫层。可选地，所述氧化物衬垫层为采用原子层沉积法形成的氧化物或采用化学气相沉积法形成的氧化物，厚度范围为5?15nm。在一个实例中，形成所述可流动介电层的步骤包括:在所述衬垫层上沉积形成第一可流动介电层，以填充部分所述沟槽；进行固化处理；在所述第一可流动介电层上沉积形成第二可流动介电层，以完全填充所述沟槽。可选地，形成所述第一可流动介电层的步骤还包括多步沉积和固化处理循环过程。可选地，在形成所述可流动介电层前还包括对所述衬垫层进行清洗处理，以在所述衬垫层中形成活性氧基团的步骤。可选地，采用包括氨水、双氧水和去离子水的混合溶液或O3气体进行所述清洗处理。可选地，在形成所述第二可流动介电层之前，还包括对所述第一可流动介电层进行清洗处理，以在所述第一可流动介电层中形成活性氧基团的步骤。可选地，形成所述第一可流动介电层的步骤还包括沉积、固化处理和清洗处理的多步循环过程。可选地，采用去离子水结合臭氧进行所述固化处理。可选地，所述退火处理为蒸气退火或干法退火或两者的组合。可选地，所述退火处理的温度范围为400?500°C。可选地，重复进行所述固化处理或所述退火处理的步骤3到4次。可选地，在形成所述衬垫层之前，还包括在所述伪栅极结构上和所述沟槽的底部和侧壁上沉积形成接触孔蚀刻停止层的步骤。可选地，所述方法适用于所有的后高k/金属栅极的制程或FinFET器件的制程。本专利技术的另一个实施例提供一种半导体器件，包括:半导体衬底，位于所述半导体衬底上的多个栅极结构，在相邻所述栅极结构之间形成有沟槽；位于所述沟槽的底部和侧壁上的衬垫层；位于所述衬垫层之上并填充所述沟槽的可流动介电层。可选地，所述衬垫层为氧化物衬垫层。可选地，所述氧化物衬垫层为采用原子层沉积法形成的氧化物或采用化学气相沉积法形成的氧化物，厚度范围为5?15nm。可选地，在所述衬垫层的下方还形成有接触孔蚀刻停止层。综上所述，根据本专利技术的制造方法，采用低温热处理的方式避免了高温对器件造成的损伤的同时还提高了可流动介电层的空隙填充能力，避免了填充空洞(Void)的出现，提高了可流动介电层的质量，进而提高了器件的性能和良率。本专利技术半导体器件，采用前述方法制造，因此具有高的可靠性。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1A-1E为根据本专利技术实施例一的步骤依次实施所获得器件的剖面示意图；图2为根据本专利技术实施例一中方法依次实施的步骤的流程图；图3A-3G为根据本专利技术实施例二的步骤依次实施所获得器件的剖面示意图；图4为根据本专利技术实施例二中方法依次实施的步骤的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有多个伪栅极结构，在相邻所述伪栅极结构之间形成有沟槽；在所述伪栅极结构上和所述沟槽的底部和侧壁上沉积形成衬垫层；在所述衬垫层上沉积形成可流动介电层，以完全填充所述沟槽；进行固化处理的步骤；进行退火处理的步骤。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾以志，赵杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31