一种倒装LED芯片及其制备方法技术

本发明专利技术提供一种倒装LED芯片的制备方法，包括在衬底上沉积外延层，所述外延层包括P型GaN层、多量子阱有源区及N型GaN层；在P型GaN层上光刻MESA图形，以ICP刻蚀出MESA图形，形成PN台阶；在P型GaN层上光刻切割道图形，以ICP刻蚀出切割道图形，使衬底局部暴露；在N型GaN层相应位置制作N电极；沉积保护层，光刻保护层图形并刻蚀；在P型GaN层上光刻反射镜图形，沉积金属反射镜；沉积隔离层，光刻隔离层图形并刻蚀；在隔离层制作P接触电极和N接触电极。其中，保护层图形区域超出P型GaN层的边界，反射镜图形区域超出保护层图形的边界，以使形成的金属反射镜从上方及全部侧面包围P型GaN层。

【技术实现步骤摘要】

本专利技术涉及半导体发光器件
，尤其涉及一种倒装LED芯片及其制备方法。
技术介绍
倒装LED芯片(Flip Chip)衬底朝上、电气面朝下设置，其在蓝宝石衬底上生长GaN基LED结构层，由P/N结发光区发出的光透过位于上方的蓝宝石衬底射出，芯片的P型电极和N型电极通过金属球焊接固定在支架上，通过导热系数高的支架将P/N结产生的热量及时传递出去。现有技术制备倒装LED芯片时，为了形成N电极，先制作一个台阶，利用ICP刻除一部分的P型GaN及多量子阱有源区，直到暴露出N型GaN，然后在P型GaN上沉积反射镜以将光反射到蓝宝石衬底层。当LED芯片倒装时，从所述台阶的侧壁以及P型GaN没有生长反射镜的区域所溢出的光会被支架阻挡，限制了出光效率。
技术实现思路
本专利技术的目的在于提供一种倒装LED芯片结构及制备这种芯片的方法，可以将台阶侧壁与切割道边沿的溢出光反射至衬底层出光，从而提高LED的出光效率。为了实现上述目的，本专利技术一实施方式提供一种倒装LED芯片的制备方法，包括如下步骤: 51.提供一衬底，在衬底上沉积外延层，所述外延层包括P型GaN层、多量子阱有源区及N型GaN层， 52.在P型GaN层上光刻MESA图形，以ICP刻蚀出MESA图形，形成PN台阶， 53.在P型GaN层上光刻切割道图形，以ICP刻蚀出切割道图形，使衬底局部暴露， 54.在N型GaN层相应位置制作N电极， 55.沉积保护层，光刻保护层图形并刻蚀， 56.在P型GaN层上光刻反射镜图形，沉积金属反射镜， 57.沉积隔离层，光刻隔离层图形并刻蚀， 58.在隔离层相应位置制作P接触电极和N接触电极， 其中，所述步骤S5中保护层图形区域超出P型GaN层的边界，所述步骤S6中反射镜图形区域超出保护层图形的边界，以使形成的金属反射镜从上方及全部侧面包围所述P型GaN 层。作为本实施方式的进一步改进，步骤S5包括:沉积3102保护层，以正胶光刻保护层图形，BOE湿法刻蚀以得到保护层。作为本实施方式的进一步改进，步骤S6包括:以负胶光刻反射镜图形，溅射沉积金属反射镜。作为本实施方式的进一步改进，步骤S7包括:沉积3102隔离层以包覆反射镜，以正胶光刻隔离层图形，BOE湿法刻蚀以得到隔离层。为了实现上述目的，本专利技术一实施方式提供一种倒装LED芯片的制备方法，包括如下步骤: SI’.提供一衬底，在衬底上沉积外延层，所述外延层包括P型GaN层、多量子阱有源区及N型GaN层， S2’.在外延层上沉积ITO导电层， S3’.在ITO导电层上光刻MESA图形，以ICP刻蚀出MESA图形，形成PN台阶， S4’.在ITO导电层上光刻切割道图形，以ICP刻蚀出切割道图形，使衬底局部暴露， S5’.在N型GaN层相应位置制作N电极， S6’.沉积保护层，光刻保护层图形并刻蚀， S7’.在ITO导电层上光刻反射镜图形，沉积金属反射镜， S8’.沉积隔离层，光刻隔离层图形并刻蚀， S9’.在隔离层相应位置制作P接触电极和N接触电极， 其中，所述步骤S6’中保护层图形区域超出P型GaN层的边界，所述步骤S7’中反射镜图形区域超出保护层图形的边界，以使形成的金属反射镜从上方及全部侧面包围所述P型GaN 层。作为本实施方式的进一步改进，步骤S6’包括:沉积3102保护层，以正胶光刻保护层图形，BOE湿法刻蚀以得到保护层。作为本实施方式的进一步改进，步骤S7’包括:以负胶光刻反射镜图形，溅射沉积金属反射镜。作为本实施方式的进一步改进，步骤S8’包括:沉积3102隔离层以包覆反射镜，以正胶光刻隔离层图形，BOE湿法刻蚀以得到隔离层。为了实现上述目的，本专利技术一实施方式提供一种倒装LED芯片，根据上述任一的方法制得。作为本实施方式的进一步改进，金属反射镜以Ag为反射层，以TiW为反射层的保护结构。与现有技术相比，本专利技术制得的LED倒装芯片，反射镜从上方及侧面包围P型GaN层，形成反射杯结构，将MESA台阶侧壁与切割道边沿的溢出光反射至衬底层出光，提高了出光效率。而且，采用此结构的LED倒装芯片在封装外壳中无需再设置反射杯，减小了因封装造成的出光效率差异。【附图说明】图1是本专利技术一实施方式中倒装LED芯片的制备流程示意图； 图2是本专利技术一实施方式中倒装LED芯片的的结构示意图； 图3是本专利技术又一实施方式中倒装LED芯片的制备流程示意图。【具体实施方式】以下将结合附图所示的【具体实施方式】对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。本专利技术表示位置与方向的术语是以LED芯片的电气面为参照，靠近电气面、远离衬底层的方向为“上”，反之为“下”。实施例一 参考图1及图2，本专利技术倒装LED芯片的制备方法包括如下步骤: S1、提供一衬底10，在衬底10上沉积外延层，形成LED芯片。其中，外延层包括N型GaN层20、多量子阱有源区(图未示)和P型GaN层30。进一步地，衬底10为蓝宝石。S2、在外延层上沉积ITO (Indium Tin Oxides,纳米铟锡金属氧化物)导电层50。具体地，采用等离子溅射或其他常规方法沉积高密度ITO导电层50，并对该导电层进行快速退火热处理，以使ITO导电层50重结晶，导电层更致密，导电率和透光率更高。进一步地，ITO导电层50厚150 A。该导电层具有良好的透光性，可以促进外延层中的电流扩散而不影响出光，可以提高反射镜的反射效果。在一实施例中，步骤S2前还包括常规方法对LED芯片进行表面清洁。S3、在ITO导电层50上光刻MESA图形，以ICP刻蚀出MESA图形。在一实施例中，使用光刻胶在ITO导电层50上进行正胶匀胶，然后进行MESA图层光刻。刻蚀MESA例如可选用BCljP Cl 2。ICP刻蚀到N型GaN层形成PN台阶，暴露N型GaN层形成N型半导体台面。以ITO刻蚀液湿法刻蚀MESA边沿残余的ΙΤ0，完毕后去除光刻胶。S4、光刻出切割道图形，以ICP刻蚀出切割道图形。在一实施例中，使用光刻胶在ITO导电层50上进行正胶匀胶，然后光刻出切割道图形，ICP刻蚀到衬底层10，使衬底10局部暴露，用于分隔若干独立的功能单元，各单元之间绝缘。S5、在N型GaN层上制作N电极60。具体地，光刻胶为负胶，光刻出N-Pad图形，利用电子束蒸发沉积金属电极，并通过剥离工艺获得N电极60。其中，金属电极可以为Cr/Al/Ni或其他。也可采用其他现有公知技术制作电当前第1页1 2 本文档来自技高网...

【技术保护点】
一种倒装LED芯片的制备方法，其特征在于，包括如下步骤：S1.提供一衬底，在衬底上沉积外延层，所述外延层包括P型GaN层、多量子阱有源区及N型GaN层，S2.在P型GaN层上光刻MESA图形，以ICP刻蚀出MESA图形，形成PN台阶，S3.在P型GaN层上光刻切割道图形，以ICP刻蚀出切割道图形，使衬底局部暴露，S4.在N型GaN层相应位置制作N电极，S5.沉积保护层，光刻保护层图形并刻蚀，S6.在P型GaN层上光刻反射镜图形，沉积金属反射镜，S7.沉积隔离层，光刻隔离层图形并刻蚀，S8.在隔离层相应位置制作P接触电极和N接触电极，其中，所述步骤S5中保护层图形区域超出P型GaN层的边界，所述步骤S6中反射镜图形区域超出保护层图形的边界，以使形成的金属反射镜从上方及全部侧面包围所述P型GaN层且延伸至与衬底相接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈超，陈立人，李庆，
申请(专利权)人：聚灿光电科技股份有限公司，
类型：发明
国别省市：江苏;32