晶片封装体及其制造方法技术

本发明专利技术揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一基底，第一基底内包括一感测装置；一第二基底，贴附于第一基底上，第二基底内包括一集成电路装置；一第一导电结构，通过设置于第一基底上的重布线层电性连接感测装置及集成电路装置；一绝缘层，覆盖第一基底、第二基底及重布线层，其中绝缘层内具有孔洞；以及一第二导电结构，设置于孔洞的底部下方。本发明专利技术能够缩小后续接合的电路板的尺寸，进而缩小具有感测功能的电子产品的尺寸。

【技术实现步骤摘要】

本专利技术有关于一种晶片封装技术，特别为有关于一种。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。具有感测功能的晶片封装体通常与其他集成电路晶片各自独立地设置于电路板上，再通过打线彼此电性连接。然而，上述制造方法限制了电路板的尺寸，进而导致具有感测功能的电子产品的尺寸难以进一步缩小。因此，有必要寻求一种新颖的，其能够解决或改善上述的问题。
技术实现思路
本专利技术提供一种晶片封装体，包括:一第一基底，第一基底内包括一感测装置；一第二基底，贴附于第一基底上，其中第二基底内包括一集成电路装置；一第一导电结构，通过设置于第一基底上的重布线层电性连接感测装置及集成电路装置；一绝缘层，覆盖第一基底、第二基底及重布线层，其中绝缘层内具有孔洞；以及一第二导电结构，设置于孔洞的底部下方。本专利技术还提供一种晶片封装体的制造方法，包括:提供一第一基底，其中第一基底内包括一感测装置；将一第二基底贴附于第一基底上，其中第二基底内包括一集成电路装置；形成一第一导电结构，以通过该第一基底上的一重布线层将感测装置电性连接至集成电路装置；以及形成一第二导电结构及一绝缘层，其中绝缘层覆盖第一基底、第二基底及重布线层，且绝缘层内具有孔洞，一第二导电结构位于孔洞的底部下方。本专利技术能够缩小后续接合的电路板的尺寸，进而缩小具有感测功能的电子产品的尺寸。【附图说明】图1A至IF是绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。图2是绘示出根据本专利技术一实施例的晶片封装体的平面示意图。图3A及3B是分别绘示出根据本专利技术另一实施例的晶片封装体的剖面示意图及平面示意图。图4A及4B是分别绘示出根据本专利技术又另一实施例的晶片封装体的剖面示意图及平面示意图。图5A至5F是绘示出根据本专利技术另一实施例的晶片封装体的制造方法的剖面示意图。图6是绘示出根据本专利技术又另一实施例的晶片封装体的剖面示意图。其中，附图中符号的简单说明如下:100 第一基底；10a 第一表面；10b 第二表面；120 晶片区；140、320 导电垫；160感测装置；170、330内连线结构；175光学部件；180 间隔层；200 盖板；220 第一开口 ；240、400 绝缘层；260重布线层；280 粘着层；300 第二基底；310集成电路装置；340第一导电结构；360第二导电结构；420 孔洞；440 金属层；460钝化保护层；480 第二开口 ；500第三导电结构。【具体实施方式】以下将详细说明本专利技术实施例的制作与使用方式。然而应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System，MEMS)、生物辨识元件(b1metric device)、微流体系统(micro fluidic systems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程对影像感测元件、发光二极管(light-emittingd1des，LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器(fingerprint recognit1n device)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(mult1-layerintegrated circuit devices)或系统级封装(System in Package，SIP)的晶片封装体。请参照图1F及2，其分别绘示出根据本专利技术一实施例的晶片封装体的剖面示意图及平面示意图，其中图1F是绘示出沿着图2中的剖线Ι-Γ的剖面示意图。在本实施例中，晶片封装体包括一第一基底100、一第二基底300及多个第一导电结构340。第一基底100具有一第一表面10a及与其相对的一第二表面100b。在一实施例中，第一基底100可为一硅基底或其他半导体基底。在本实施例中，第一基底100内包括一感测装置160及一个或一个以上的导电垫140，其可邻近于第一表面100a。在一实施例中，导电垫140可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明(如图1F所示)，且仅绘示出第一基底100内的六个导电垫140作为范例说明(如图2所示)。在本实施例中，第一基底100内还包括多个第一开口 220，其自第二表面10b朝第一表面10a延伸，并暴露出对应的导电垫140。在一实施例中，感测装置160包括一影像感测元件(例如，互补式金属氧化物半导体影像感测元件(Complementary Metal-Oxide-Semiconductor Image Sensor, CIS))，且一光学部件175对应于感测装置160而设置于第一表面10a上。光学部件175可包括滤光层及微透镜或其他适合的光学部件。在另一实施例中，感测装置160用以感测生物特征，且可包括一指纹辨识元件。又另一实施例中，感测装置160用以感测环境特征，且可包括一温度感测元件、一湿度感测元件、一压力感测元件、一电容感测元件或其他适合的感测元件。在一实施例中，感测装置160内的感测元件可通过第一基底100内的内连线结构(其可包括多层介电层、接触窗、多层金属导线及介层窗)而与导电垫140电性连接。为简化图式，此处仅以虚线170表示感测装置160与导电垫140之间的内连线结构。一盖板200通过一间隔层(或称作围堰(dam)) 180贴附于第一基底10本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一第一基底，该第一基底内包括一感测装置；一第二基底，贴附于该第一基底上，其中该第二基底内包括一集成电路装置；一第一导电结构，通过设置于该第一基底上的一重布线层电性连接该感测装置及该集成电路装置；一绝缘层，覆盖该第一基底、该第二基底及该重布线层，其中该绝缘层内具有一孔洞；以及一第二导电结构，设置于该孔洞的底部下方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姚皓然，温英男，刘建宏，杨惟中，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71