可控温度系数的基准电压产生电路制造技术

本实用新型专利技术公开一种可控温度系数的基准电压产生电路，包括一第一三极管(Q1)、一第二三极管(Q2)、一第三三极管(Q3)、一第四三极管(Q4)、一第一MOS管(M1)、一第二MOS管(M2)、一第三MOS管(M3)、一第四MOS管(M4)、一第五MOS管(M5)、一第一电阻(R1)和一第二电阻(R2)。本实用新型专利技术可产生不同正温度系数和负温度系数的基准电压，可集成于芯片中，适用于不同应用环境下电子产品或电子元件所需的温度补偿。

【技术实现步骤摘要】

本技术涉及一种可控温度系数的基准电压产生电路。
技术介绍
某些电子产品的工作环境温度变化较大，为了避免环境温度对电子产品的影响， 会采用温度补偿的方法稳定产品的性能。一般采用热敏电阻的电阻值随温度的变化特性来 补偿电子产品的温漂，但是热敏电阻的温度系数范围较为有限，另外不利于集成。
技术实现思路
本技术为解决上述问题，提供了一种可控温度系数的基准电压产生电路。 为实现上述目的，本技术采用的技术方案为： -种可控温度系数的基准电压产生电路，包括一第一三极管（Ql)、一第二三极管 (Q2)、一第三三极管（Q3)、一第四三极管（Q4)、一第一MOS管（Ml)、一第二MOS管（M2)、一 第三MOS管（M3)、一第四MOS管（M4)、一第五MOS管（M5)、一第一电阻（Rl)和一第二电阻 (R2)，其特征在于：系统电源正端连接所述第三MOS管（M3)源极、所述第四MOS管（M4)源 极和所述第五MOS管（M5)源极，所述第三MOS管（M3)漏极连接所述第一MOS管（Ml)漏极、 所述第一MOS管（Ml)栅极和所述第二MOS管（M2)栅极，所述第三MOS管（M3)栅极连接所 述第四MOS管（M4)栅极、所述第四MOS管（M4)漏极、所述第二MOS管（M2)漏极和所述第五 MOS管（M5)栅极，所述第一MOS管（Ml)源极连接所述第二三极管（Q2)发射极，所述第二三 极管（Q2)基极连接所述第二三极管（Q2)极电极和所述第一三极管（Ql)发射极，所述第 二MOS管（M2)源极连接所述第一电阻（Rl) -端，所述第一电阻（Rl)另一端连接一第二缓 冲电路（Bufferf)正输入端和所述第四三极管（Q4)发射极，所述第四三极管（Q4)基极连 接所述第四三极管（Q4)极电极和所述第三三极管（Q3)发射极，所述第五MOS管（M5)漏极 连接一第一缓冲电路（Bufferl)正输入端和所述第二电阻（R2) -端，所述第一三极管（Ql) 基极接地并连接所述第一三极管（Ql)极电极、所述第三三极管（Q3)基极、所述第三三极管 (Q3)极电极和所述第二电阻（R2)另一端，所述第一缓冲电路（Bufferl)输出端作为该基准 电压产生电路的正温度系数电压输出端（Vp)并连接所述第一缓冲电路（Bufferl)负输入 端，所述第二缓冲电路（Bufferf)输出端作为该基准电压产生电路的负温度系数电压输出 端（Vn)并连接所述第二缓冲电路（Buffer2)负输入端。 优选的，所述第一三极管（Ql)、第二三极管（Q2)、第三三极管（Q3)和第四三极管 (Q4)均为PNP三极管。 优选的，所述第一MOS管（Ml)和第二MOS管（M2)为尺寸比例1:1的NMOS管，所 述第三MOS管（M3)和第四MOS管（M4)为尺寸比例为1:1的PMOS管；所述第五MOS管（M5) 的电流为所述第四MOS管（M4)的镜像。 本技术的有益效果是： 本技术可产生不同正温度系数和负温度系数的基准电压，温度系数正负、基 准电压值可控，可集成于芯片中，适用于不同应用环境下电子产品或电子元件所需的温度 补偿。【附图说明】 此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部 分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的 不当限定。在附图中： 图1为本技术正温度系数电压Vp和负温度系数电压Vn产生电路； 图2为本技术正温度系数和负温度系数电压叠加电路； 图3为本技术不同电压值的负温度系数电压产生电路。【具体实施方式】 为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚、明白，以 下结合附图和实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实 施例仅用以解释本技术，并不用于限定本技术。 如图1所示，本技术提供一种可控温度系数的基准电压产生电路，包括一第 一三极管（Ql)、一第二三极管（Q2)、一第三三极管（Q3)、一第四三极管（Q4)、一第一MOS管 (Ml)、一第二MOS管（M2)、一第三MOS管（M3)、一第四MOS管（M4)、一第五MOS管（M5)、一 第一电阻（Rl)和一第二电阻（R2)，系统电源正端连接所述第三MOS管（M3)源极、所述第 四MOS管（M4)源极和所述第五MOS管（M5)源极，所述第三MOS管（M3)漏极连接所述第一 MOS管（Ml)漏极、所述第一MOS管（Ml)栅极和所述第二MOS管（M2)栅极，所述第三MOS管 (M3)栅极连接所述第四MOS管（M4)栅极、所述第四MOS管（M4)漏极、所述第二MOS管（M2) 漏极和所述第五MOS管（M5)栅极，所述第一MOS管（Ml)源极连接所述第二三极管（Q2)发 射极，所述第二三极管（Q2)基极连接所述第二三极管（Q2)极电极和所述第一三极管（Ql) 发射极，所述第二MOS管（M2)源极连接所述第一电阻（Rl) -端，所述第一电阻（Rl)另一端 连接一第二缓冲电路（Bufferf)正输入端和所述第四三极管（Q4)发射极，所述第四三极管 (Q4)基极连接所述第四三极管（Q4)极电极和所述第三三极管（Q3)发射极，所述第五MOS 管（M5)漏极连接一第一缓冲电路（Bufferl)正输入端和所述第二电阻（R2) -端，所述第 一三极管（Ql)基极接地并连接所述第一三极管（Ql)极电极、所述第三三极管（Q3)基极、 所述第三三极管（Q3)极电极和所述第二电阻（R2)另一端，所述第一缓冲电路（Bufferl) 输出端作为该基准电压产生电路的正温度系数电压输出端（Vp)并连接所述第一缓冲电路 (Bufferl)负输入端，所述第二缓冲电路（Buffer2)输出端作为该基准电压产生电路的负 温度系数电压输出端（Vn)并连接所述第二缓冲电路（Bufferf)负输入端。 优选的，所述第一三极管（Ql)、第二三极管（Q2)、第三三极管（Q3)和第四三极管 (Q4)均为PNP三极管且为匹配关系，Ql和Q2的发射极面积为A，PNP三极管Q3和Q4的发 射极面积为nA。 优选的，所当前第1页1 2 本文档来自技高网...

【技术保护点】
一种可控温度系数的基准电压产生电路，包括一第一三极管(Q1)、一第二三极管(Q2)、一第三三极管(Q3)、一第四三极管(Q4)、一第一MOS管(M1)、一第二MOS管(M2)、一第三MOS管(M3)、一第四MOS管(M4)、一第五MOS管(M5)、一第一电阻(R1)和一第二电阻(R2)，其特征在于：系统电源正端连接所述第三MOS管(M3)源极、所述第四MOS管(M4)源极和所述第五MOS管(M5)源极，所述第三MOS管(M3)漏极连接所述第一MOS管(M1)漏极、所述第一MOS管(M1)栅极和所述第二MOS管(M2)栅极，所述第三MOS管(M3)栅极连接所述第四MOS管(M4)栅极、所述第四MOS管(M4)漏极、所述第二MOS管(M2)漏极和所述第五MOS管(M5)栅极，所述第一MOS管(M1)源极连接所述第二三极管(Q2)发射极，所述第二三极管(Q2)基极连接所述第二三极管(Q2)极电极和所述第一三极管(Q1)发射极，所述第二MOS管(M2)源极连接所述第一电阻(R1)一端，所述第一电阻(R1)另一端连接一第二缓冲电路(Buffer2)正输入端和所述第四三极管(Q4)发射极，所述第四三极管(Q4)基极连接所述第四三极管(Q4)极电极和所述第三三极管(Q3)发射极，所述第五MOS管(M5)漏极连接一第一缓冲电路(Buffer1)正输入端和所述第二电阻(R2)一端，所述第一三极管(Q1)基极接地并连接所述第一三极管(Q1)极电极、所述第三三极管(Q3)基极、所述第三三极管(Q3)极电极和所述第二电阻(R2)另一端，所述第一缓冲电路(Buffer1)输出端作为该基准电压产生电路的正温度系数电压输出端(Vp)并连接所述第一缓冲电路(Buffer1)负输入端，所述第二缓冲电路(Buffer2)输出端作为该基准电压产生电路的负温度系数电压输出端(Vn)并连接所述第二缓冲电路(Buffer2)负输入端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈利，任连峰，姜帆，高耿辉，高伟钧，
申请(专利权)人：厦门元顺微电子技术有限公司，大连连顺电子有限公司，友顺科技股份有限公司，
类型：新型
国别省市：福建;35