像素结构与薄膜晶体管制造技术

一种像素结构，包括扫描线、数据线、栅极、通道层、栅介电层、源极、漏极以及像素电极。数据线与扫描线交错设置。栅极电性连接扫描线。栅介电层至少部分介于通道层与栅极之间。源极电性连接该数据线。源极与漏极电性连接通道层，且源极与漏极其中至少一包括第一部分以及第二部分，其中第一部分沿第一方向延伸，且第一部分至少部分与通道层重叠；第二部分连接第一部分，并沿第二方向延伸，第二方向不与第一方向平行，且第二部分至少部分与栅极重叠。像素电极电性连接漏极。

【技术实现步骤摘要】

】本揭露是有关于一种像素结构。【
技术介绍
】液晶显示装置是利用薄膜晶体管(Thin Film Transistor)来进行各像素的显示控制，以底栅型(Bottom Gate)的薄膜晶体管为例，当背光等光源发光时，栅极电极对于设置于上方的通道层具有遮光的功能，用以降低通道层于薄膜晶体管断开时所产生的光致漏电流(Light Leakage Current)，以维持薄膜晶体管良好的切换特性及液晶显示装置的影像品质。由于薄膜晶体管的栅极并无法将源极与漏极完全遮蔽，使得部分背光源发出的光线利用源极/漏极与栅极之间的反射而进入通道层，造成额外的光致漏电流，特别是目前高亮度背光源产品，其所造成的光致漏电流更是严重，进而降低液晶显示装置的影像品质。因此，如何降低因为源极/漏极与栅极之间的光线反射所产生的光致漏电流实为一重要课题。【
技术实现思路
】本专利技术的一技术态样是在提供一种像素结构，用以改善以上先前技术所提到的问题。本专利技术的一实施方式提供一种像素结构，包括扫描线、数据线、栅极、通道层、栅介电层、源极、漏极以及像素电极。数据线与扫描线交错设置。栅极电性连接扫描线。栅介电层至少部分介于通道层与栅极之间。源极电性连接数据线。源极与漏极电性连接通道层，且源极与漏极其中至少一者包括第一部分以及第二部分，其中第一部分沿第一方向延伸，且第一部分至少部分与通道层重叠。第二部分连接第一部分，并沿第二方向延伸，第二方向不与第一方向平行，且第二部分至少部分与栅极重叠。像素电极电性连接漏极。在本专利技术的一或多个实施方式中，源极与漏极其中另一者包括第三部分以及第四部分。第三部分沿第三方向延伸，且第三部分至少部分与通道层重叠。第四部分连接第三部分，并沿第四方向延伸，第四方向不与第三方向平行，且第四部分至少部分与栅极重叠。在本专利技术的一或多个实施方式中，第四方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第三方向延伸通过通道层。在本专利技术的一或多个实施方式中，第二方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第一方向延伸通过通道层。本专利技术的另一实施方式提供一种像素结构，包括扫描线、数据线、栅极、通道层、栅介电层、源极、漏极以及像素电极。数据线与扫描线交错设置。栅极电性连接扫描线。栅介电层至少部分介于通道层与栅极之间。源极电性连接数据线。源极与漏极电性连接通道层，且源极与漏极其中至少一者包括第一部分、第二部分以及第一转折部，其中第一部分至少部分与通道层重叠，第二部分至少部分与栅极重叠但不与通道层重叠，第一转折部连接第一部分与第二部分以使第一部分与第二部分沿不同方向延伸，第一转折部与栅极至少部分重叠。像素电极电性连接漏极。在本专利技术的一或多个实施方式中，源极与漏极其中另一者包括第三部分、第四部分以及第二转折部。第三部分至少部分与通道层重叠，第四部分至少部分与栅极重叠但不与通道层重叠，第二转折部连接第三部分与第四部分以使第三部分与第四部分沿不同方向延伸，其中第二转折部与栅极至少部分重叠。在本专利技术的一或多个实施方式中，第四部分的长轴方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第三部分的长轴方向延伸通过通道层。在本专利技术的一或多个实施方式中，第二部分的长轴方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第一部分的长轴方向延伸通过通道层。本专利技术的又一实施方式提供一种薄膜晶体管，包括栅极、通道层、栅介电层、源极以及漏极。通道层位于栅极上。栅介电层至少部分介于通道层与栅极之间。源极与漏极电性连接通道层，且源极与漏极其中至少一者包括第一部分以及第二部分，其中第一部分沿第一方向延伸，且第一部分至少部分与通道层重叠。第二部分连接第一部分，并沿第二方向延伸，第二方向不与第一方向平行，且第二部分至少部分与栅极重叠。在本专利技术的一或多个实施方式中，源极与漏极其中另一者包括第三部分以及第四部分。第三部分沿第三方向延伸，且第三部分至少部分与通道层重叠。第四部分连接第三部分，并沿第四方向延伸，第四方向不与第三方向平行，且第四部分至少部分与栅极重叠。在本专利技术的一或多个实施方式中，第四方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第三方向延伸通过通道层。在本专利技术的一或多个实施方式中，第二方向未延伸通过通道层。在本专利技术的一或多个实施方式中，第一方向延伸通过通道层。【【附图说明】】图1绘示依照本专利技术一实施方式的像素结构上视图。 图2绘示沿图1的线段1-1的剖面图。 图3绘示沿图1的线段I1-1I的剖面图。 图4绘示沿图1的线段II1-1II的剖面图。 图5与图6分别绘示依照本专利技术不同实施方式的像素结构上视图。 图7A与图7B分别绘示依照本专利技术一实施例的像素结构以及一对照组的像素结构的局部上视图。 图8绘示图7A与图7B的像素结构在不同背光亮度下所测得的光致漏电流结果。 【符号说明】10:像素结构 101:扫描线 102:数据线 103:栅极104、104’:漏极104(a):第一部分 104(b):第二部分 104(c):第一转折部105、105’:源极105(a):第三部分105(b):第四部分105(c):第二转折部 106:通道层 107:像素电极 108:基板 109:栅介电层 110:钝化层 112:保护层 120、130:入射光 α:夹角1-1、I1-1IJI1-1I1:线段 Χ、γ:方向【【具体实施方式】】以下将以图式揭露本专利技术的实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，该多个实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，该多个实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示的。请同时参照图1以及图2，其中，图1绘示依照本专利技术一实施方式的像素结构10的上视图，图2则是绘示沿图1的线段1-1的剖面图。像素结构10包括扫描线101、数据线102、栅极103、通道层106、栅介电层109、源极105、漏极104以及像素电极107，其中栅极103、通道层106、栅介电层109、源极105、漏极104共同构成薄膜晶体管，借以控制像素结构10显示与否。数据线102与扫描线101交错设置。栅极103电性连接扫描线101。栅介电层109至少部分介于通道层106与栅极103之间。源极105电性连接数据线102。源极105与漏极104分别电性连接通道层106。像素电极107电性连接漏极104。在本实施方式中，漏极104包括第一部分104(a)以及第二部分10当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括：一扫描线；一数据线，与该扫描线交错；一栅极，电性连接该扫描线；一通道层；一栅介电层，至少部分介于该通道层与该栅极之间；一源极，电性连接该数据线；一漏极，该源极与该漏极电性连接该通道层，且该源极与该源极其中至少一者包括：一第一部分，沿一第一方向延伸，且该第一部分至少部分与该通道层重叠；以及一第二部分，连接该第一部分，并沿一第二方向延伸，该第二方向不与该第一方向平行，且该第二部分至少部分与该栅极重叠；以及一像素电极，电性连接该漏极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：范大伟，陈宜芳，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71