半导体系统技术方案

一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由第一测试输入焊盘串行输入的数据，以及经由第一焊盘和第二焊盘并行输出的储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由第三焊盘和第四焊盘并行输入的数据；第一通孔，将第一焊盘和第三焊盘连接使得经由第一焊盘并行输出的储存数据经由第三焊盘并行输入；以及第二通孔，将第二焊盘和第四焊盘连接使得经由第二焊盘并行输出的储存数据经由第四焊盘并行输入。

【技术实现步骤摘要】
半导体系统相关申请的交叉引用本申请要求2013年11月5日提交的申请号为10-2013-0133532的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例涉及一种半导体系统，且更具体地，涉及一种能够测试将包括在半导体系统中的半导体器件连接的通孔的半导体系统。
技术介绍
随着半导体器件趋向于高性能和高集成度，用于交换数据的接口焊盘的数目增加。通常，半导体器件可以使用边界扫描测试来检查在外部输入通道和接口焊盘之间的结状态中是否发生故障。边界扫描测试是指测试数据经由多个输入通道传送至相应的接口焊盘的方案。经由接口焊盘传送的测试数据在内部被缓冲且锁存，以及经由边界扫描路径输出至半导体器件的外部。将输出的数据扫描以检查在结状态中是否发生故障。诸如DRAM的半导体器件已经历改变以满足各种需求。在这些改变中，可以是结构方面的改变。结构方面的改变的实例是多芯片封装体(MCP)。多芯片封装体是包括多个芯片的封装芯片。已开发用于半导体器件的封装技术以满足对小型化和高容量的需求。正开发能够不仅满足小型化和高容量还满足安装效率的层叠封装的各种技术。可以通过将各个半导体芯片层叠、然后将层叠的半导体芯片封装在一起的方法，或者通过将各个封装的半导体芯片层叠的方法来制造层叠封装体。正广泛地应用采用穿通硅通孔(TSV)的层叠半导体封装体。层叠半导体封装体通过以下来实现：限定穿通半导体器件的通孔、将导电材料填在通孔中因而形成被称为穿通硅通孔的穿通电极、以及将层叠半导体器件通过穿通电极电连接。层叠半导体封装体可以仅在正确地形成穿通硅通孔时正常地操作。因此，在半导体封装体的制造过程中采用各种方式来测试穿通硅通孔是否正常地形成。
技术实现思路
各种实施例针对一种能够测试将包括在半导体系统中的半导体器件连接的通孔是否正常地形成的半导体系统。另外，各种实施例针对一种能够通过使用包括在半导体器件中的电路来执行测试而最小化测试通孔所需的电路区域的半导体系统。在根据本专利技术的一个实施例中，一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，适合于储存经由第一测试输入焊盘串行输入的数据且经由第一焊盘和第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，适合于储存经由第三焊盘和第四焊盘并行输入的数据，第一通孔将第一焊盘和第三焊盘连接，而第二通孔将第二焊盘和第四焊盘连接。第一半导体器件可以包括：第一测试输出焊盘；第一选择单元，其适合于选择经由第一测试输入焊盘输入的数据和经由第一焊盘输入的数据中的一个；第一储存单元，其适合于储存并输出由第一选择单元选择的数据；第二选择单元，其适合于选择从第一储存单元输出的数据和从第一内部电路输出的数据中的一个；第三选择单元，其适合于选择从第一储存单元输出的数据和经由第二焊盘输入的数据中的一个；第二储存单元，其适合于储存并输出由第三选择单元选择的数据；以及第四选择单元，其适合于选择从第二储存单元输出的数据和从第一内部电路输出的数据中的一个。第二半导体器件可以包括：第二测试输入焊盘；第五选择单元，其适合于选择经由第二测试输入焊盘输入的数据和经由第三焊盘输入的数据中的一个；第三储存单元，其适合于储存并输出由第五选择单元选择的数据；第六选择单元，其适合于选择从第三储存单元输出的数据和从第二内部电路输出的数据中的一个；第七选择单元，其适合于选择从第三储存单元输出的数据和经由第四焊盘输入的数据中的一个；第四储存单元，其适合于储存并输出由第七选择单元选择的数据；以及第八选择单元，其适合于选择从第四储存单元输出的数据和从第二内部电路输出的数据中的一个。在根据本专利技术的另一个实施例中，一种半导体系统可以包括第一半导体器件至第N半导体器件，第一半导体器件至第N半导体器件中的每个具有多个焊盘，第一半导体器件至第N半导体器件被顺序层叠使得相邻的半导体器件的多个焊盘可以通过通孔连接。第一半导体器件还可以包括测试输入焊盘，储存经由测试输入焊盘串行输入的数据，以及经由多个焊盘之中相应的焊盘并行输出储存数据。第N半导体器件还可以包括测试输出焊盘，储存经由多个焊盘之中相应的焊盘并行输入的数据，以及经由测试输出焊盘串行输出储存数据。在根据本专利技术的另一个实施例中，一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘、第一测试输入焊盘、具有第一电阻值且利用与输出值相对应的电压来驱动第一焊盘的第一输出缓冲器、以及具有第一电阻值且利用与输出值相对应的电压来驱动第二焊盘的第二输出缓冲器，且适合于储存经由第一测试输入焊盘串行输入的数据以及经由第一焊盘和第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘、第二测试输入焊盘、第二测试输出焊盘、具有比第一电阻值更大的第二电阻值且利用与输出值相对应的电压来驱动第三焊盘的第三输出缓冲器、以及具有第二电阻值且利用与输出值相对应的电压来驱动第四焊盘的第四输出缓冲器，且适合于经由第二测试输入焊盘串行输入并储存与经由第一测试输入焊盘输入的数据不同的数据，以及经由第三焊盘和第四焊盘并行输出储存数据，第一通孔将第一焊盘和第三焊盘连接，而第二通孔将第二焊盘和第四焊盘连接。第一半导体器件还可以包括：第一测试输出焊盘；第一选择单元，其适合于选择经由第一测试输入焊盘输入的数据和经由第一焊盘输入的数据中的一个；第一储存单元，其适合于储存并输出由第一选择单元选择的数据；第二选择单元，其适合于选择从第一储存单元输出的数据和从第一内部电路输出的数据中的一个；第三选择单元，其适合于选择从第一储存单元输出的数据和经由第二焊盘输入的数据中的一个；第二储存单元，其适合于储存并输出由第三选择单元选择的数据；以及第四选择单元，其适合于选择从第二储存单元输出的数据和从第一内部电路输出的数据中的一个。第二半导体器件还可以包括：第五选择单元，其适合于选择经由第二测试输入焊盘输入的数据和经由第三焊盘输入的数据中的一个；第三储存单元，其适合于储存并输出由第五选择单元选择的数据；第六选择单元，其适合于选择从第三储存单元输出的数据和从第二内部电路输出的数据中的一个；第七选择单元，其适合于选择从第三储存单元输出的数据和经由第四焊盘输入的数据中的一个；第四储存单元，其适合于储存并输出由第七选择单元选择的数据；以及第八选择单元，其适合于选择从第四储存单元输出的数据和从第二内部电路输出的数据中的一个。在根据本专利技术的另一个实施例中，一种半导体系统可以包括第一半导体器件至第N半导体器件，第一半导体器件至第N半导体器件中的每个包括多个焊盘，第一半导体器件至第N半导体器件被顺序层叠使得相邻的半导体器件的多个焊盘可以分别通过通孔连接。第一半导体器件包括第一测试输入焊盘和多个第一输出缓冲器，多个第一输出缓冲器具有第一电阻值且利用与输出值相对应的电压来驱动多个相应的焊盘，第一半导体存储器件储存经由第一测试输入焊盘串行输入的数据，以及经由多个焊盘并行输出储存数据。第N半导体器件包括第N测试输入焊盘、第N测试输出焊盘以及多个第N输出缓冲器，多个第N输出缓冲器具有比第一电阻值更大的第二电阻值且利用与输出值相对应的电压来驱动多个相应的焊盘，第N半导体器件经由第N测试输入焊盘串行输入并储存与经由第一测本文档来自技高网...

【技术保护点】
一种半导体系统，包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由所述第一测试输入焊盘串行输入的数据以及经由所述第一焊盘和所述第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由所述第三焊盘和所述第四焊盘并行输入的数据；第一通孔，其将所述第一焊盘和所述第三焊盘连接；以及第二通孔，其将所述第二焊盘和所述第四焊盘连接。

【技术特征摘要】
2013.11.05 KR 10-2013-01335321.一种半导体系统，包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由所述第一测试输入焊盘串行输入的数据以及经由所述第一焊盘和所述第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由所述第三焊盘和所述第四焊盘并行输入的数据；第一通孔，其将所述第一焊盘和所述第三焊盘连接；以及第二通孔，其将所述第二焊盘和所述第四焊盘连接。2.如权利要求1所述的半导体系统，其中，所述第二半导体器件经由所述第二测试输出焊盘串行输出所述储存数据。3.如权利要求2所述的半导体系统，其中，将经由所述第一测试输入焊盘输入至所述第一半导体器件的所述数据与经由所述第二测试输出焊盘从所述第二半导体器件输出的所述数据进行比较。4.如权利要求1所述的半导体系统，其中，所述第一半导体器件还包括：第一测试输出焊盘；第一选择单元，其适合于选择经由所述第一测试输入焊盘输入的所述数据和经由所述第一焊盘输入的数据中的一个；第一储存单元，其适合于储存并输出由所述第一选择单元选择的所述数据；第二选择单元，其适合于选择从所述第一储存单元输出的所述数据和从第一内部电路输出的数据中的一个；第三选择单元，其适合于选择从所述第一储存单元输出的所述数据和经由所述第二焊盘输入的数据中的一个；第二储存单元，其适合于储存并输出由所述第三选择单元选择的所述数据；以及第四选择单元，其适合于选择从所述第二储存单元输出的所述数据和从所述第一内部电路输出的所述数据中的一个，其中，从所述第二储存单元输出的所述数据被传送至所述第一测试输出焊盘。5.如权利要求4所述的半导体系统，其中，当经由所述第一测试输入焊盘输入的所述数据被储存在所述第一半导体器件中时，所述第一选择单元选择经由所述第一测试输入焊盘输入的所述数据，而所述第三选择单元选择从所述第一储存单元输出的所述数据，以及其中，当储存在所述第一半导体器件中的所述数据经由所述第一焊盘和所述第二焊盘输出时，所述第二选择单元选择从所述第一储存单元输出的所述数据，而所述第四选择单元选择从所述第二储存单元输出的所述数据。6.如权利要求4所述的半导体系统，其中，所述第二半导体器件包括：第二测试输入焊盘；第五选择单元，其适合于选择经由所述第二测试输入焊盘输入的数据和经由所述第三焊盘输入的数据中的一个；第三储存单元，其适合于储存并输出由所述第五选择单元选择的所述数据；第六选择单元，其适合于选择从所述第三储存单元输出的所述数据和从第二内部电路输出的数据中的一个；第七选择单元，其适合于选择从所述第三储存单元输出的所述数据和经由所述第四焊盘输入的数据中的一个；第四储存单元，其适合于储存并输出由所述第七选择单元选择的所述数据；以及第八选择单元，其适合于选择从所述第四储存单元输出的所述数据和从所述第二内部电路输出的所述数据中的一个，其中，从所述第四储存单元输出的所述数据被传送至所述第二测试输出焊盘。7.如权利要求6所述的半导体系统，其中，当经由所述第三焊盘和所述第四焊盘输入的所述数据储存在所述第二半导体器件中时，所述第五选择单元选择经由所述第三焊盘输入的所述数据，而所述第七选择单元选择经由所述第四焊盘输入的所述数据，以及其中，当储存在所述第二半导体器件中的所述数据经由所述第二测试输出焊盘输出时，所述第八选择单元选择从所述第四储存单元输出的所述数据。8.如权利要求6所述的半导体系统，其中，所述第一半导体器件在数据输入操作中将经由所述第一焊盘和所述第二焊盘输入的所述数据传送至所述第一内部电路，而在数据输出操作中输出从所述第一内部电路传送至所述第一焊盘和所述第二焊盘的数据，以及其中，所述第二半导体器件在数据输入操作中将经由所述第三焊盘和所述第四焊盘输入的所述数据传送至所述第二内部电路，而在数据输出操作中输出从所述第二内部电路传送至所述第三焊盘和所述第四焊盘的数据。9.一种半导体系统，包括：第一半导体器件至第N半导体器件，所述第一半导体器件至所述第N半导体器件中的每个包括多个焊盘，所述第一半导体器件至所述第N半导体器件被顺序层叠使得相邻的半导体器件的多个焊盘分别通过通孔彼此连接，其中，所述第一半导体器件还包括测试输入焊盘，储存经由所述测试输入焊盘串行输入的数据，以及经由所述多个焊盘之中相应的焊盘并行输出储存数据，以及其中，所述第N半导体器件还包括测试输出焊盘，储存经由所述多个焊盘之中相应的焊盘并行输入的数据，以及经由所述测试输出焊盘串行输出储存数据。10.如权利要求9所述的半导体系统，其中，将经由所述测试输入焊盘输入至所述第一半导体器件的所述数据与经由所述测试输出焊盘从所述第N半导体器件输出的所述数据进行比较。11.一种半导体系统，包括：第一半导体器件，其包括第一焊盘、第二焊盘、第一测试输入焊盘、第一输出缓冲器和第二输出缓冲器，所述第一输出缓冲器具有第一电阻值且利用与输出值相对应的电压来驱动所述第一焊盘，所述第二输出缓冲器具有所述第一电阻值且利用与输出值相对应的电压来驱动所述第二焊盘，以及所述第一半导体器件适合于储存经由所述第一测试输入焊盘串行输入的数据且经由所述第一焊盘和所述第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘、第二测试输入焊盘、第二测试输出焊盘、第三输出缓冲器和第四输出缓冲器，所述第三输出缓冲器具有大于所述第一电阻值的第二电阻值且利用与输出值相对应的电压来驱动所述第三焊盘，所述第四输出缓冲器具有所述第二电阻值且利用与输出值相对应的电压驱动所述第四焊盘，...

【专利技术属性】
技术研发人员：尹荣俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR