半导体芯片的测试结构及系统技术方案

本实用新型专利技术实施例提供了一种半导体芯片的测试结构及系统，该半导体芯片的测试结构及系统包括：基片，设置在基片上的管芯，管芯之间设置的划片道，被测试的电路结构或元器件，与被测试的电路结构或元器件电连接的压焊块；其中，压焊块为多组，多组压焊块按照预设规则设置在划片道上；被测试的电路结构或元器件包括：第一被测试的电路结构或元器件和第二被测试的电路结构或元器件，第一被测试的电路结构或元器件的尺寸小于划片道的尺寸，第二被测试的电路结构或元器件的尺寸大于划片道的尺寸。能够完成对所有被测试的电路结构或元器件的自动测试，提高了测试效率。

【技术实现步骤摘要】

本技术实施例涉及半导体芯片制造
，尤其涉及一种半导体芯片的测试结构及系统。
技术介绍
在半导体芯片的制造过程中，在基片上有规则地设置多个管芯，在每个管芯中制造具有单独功能的可封装的集成电路。为了对管芯中的集成电路的每个电路结构或元器件进行测试，提高测试效率，通常采用自动测试方法。图1为现有技术中小尺寸的被测试的电路结构或元器件测试结构的结构示意图，如图1所示，现有的测试结构中，将管芯2的集成电路中的每个小尺寸的被测试的电路结构或元器件41设置在管芯2之间的划片道3上，并在划片道3上设置多组压焊块5，每组压焊块5与一个或多个被测试的电路结构或元器件4电连接，将划片道3中的多组压焊块通过探针卡与自动测试机电连接，完成各个被测试的电路结构或元器件的自动测试。如图1中，一组压焊块与三个被测试的电路结构或元器件电连接。对于超大尺寸的被测试的电路结构或元器件，由于其尺寸远大于划片道3尺寸，无法将其放置在划片道3中，图2为现有技术中超大尺寸的被测试的电路结构或元器件的测试结构的结本文档来自技高网...

【技术保护点】
一种半导体芯片的测试结构，其特征在于，包括：基片，设置在所述基片上的管芯，所述管芯之间设置的划片道，被测试的电路结构或元器件，与所述被测试的电路结构或元器件电连接的压焊块；其中，所述压焊块为多组，多组压焊块按照预设规则设置在所述划片道上；所述被测试的电路结构或元器件包括：第一被测试的电路结构或元器件和第二被测试的电路结构或元器件，所述第一被测试的电路结构或元器件的尺寸小于所述划片道的尺寸，所述第二被测试的电路结构或元器件的尺寸大于所述划片道的尺寸。

【技术特征摘要】
1.一种半导体芯片的测试结构，其特征在于，包括：基片，设置在所述基片上的管芯，所
述管芯之间设置的划片道，被测试的电路结构或元器件，与所述被测试的电路结构或元器
件电连接的压焊块；
其中，所述压焊块为多组，多组压焊块按照预设规则设置在所述划片道上；
所述被测试的电路结构或元器件包括：第一被测试的电路结构或元器件和第二被测试
的电路结构或元器件，所述第一被测试的电路结构或元器件的尺寸小于所述划片道的尺
寸，所述第二被测试的电路结构或元器件的尺寸大于所述划片道的尺寸。
2.根据权利要求1所述的半导体芯片的测试结构，其特征在于，在所述第二被测试的电
路结构或元器件的电极引出端均位于所述第二被测试的电路结构或元器件的外部时，所述
第二被测试的电路结构或元器件设置于所述管芯内。
3.根据权利要求1所述的半导体芯片的测试结构，其特征在于，在所述第二被测试的电
路结构或元器件的至少一个电极引出端位于所述第二被测试的电路结构或元器件的内部
时，所述半导体芯片的测试结构还包括：管芯空置区；
...

【专利技术属性】
技术研发人员：马万里，葛天航，李洁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：新型
国别省市：北京;11