半导体装置、半导体系统和片上系统制造方法及图纸

公开了一种半导体装置、半导体系统和片上系统。至少一个示例性实施例公开了一种半导体装置，包括：直接存储器存取(DMA)系统，被构造为直接访问存储器以将第一数据写入到存储器的地址，其中，DMA系统包括：初始化器，被构造为在处理器将第二数据从高速缓冲存储器冲洗到所述地址的冲洗时间段期间设置用于将第一数据写入到存储器的数据传输参数；创建器，被构造为基于设置的数据传输参数来创建第一数据；传输器，被构造为基于数据传输参数在冲洗时间段之后将第一数据写入到存储器的所述地址。

【技术实现步骤摘要】
本申请要求于2014年8月29日提交的第62/043,595号临时申请和于2014年10月22日提交的第10-2014-0143553号韩国专利申请的优先权和所有权益，所述申请的全部内容通过引用包含于此。
至少一些示例性实施例涉及一种半导体装置、半导体系统和片上系统。
技术介绍
直接存储器存取(DMA)方法是一种输入/输出(I/O)装置在不使用中央处理单元(CPU)来执行程序的情况下控制从外围装置至主存储器的数据传输的数据传输方法。DMA方法可以增加数据输入/输出速度且可以减小CPU和外围装置之间的速度差异。如果输入/输出装置请求DMA，则CPU移交主存储器的控制。每当CPU的循环结束时，CPU可以允许这样的操作。然而，当将要使用具有内建DMA的外围装置处理单元将更新的数据传输到系统存储器的特定地址时，从系统存储器的特定地址接收并存储在高速缓冲存储器(cache)中的现有的数据不是有效的，从而首先使高速缓冲存储器无效(例如，冲洗(flush))以开始DMA功能。
技术实现思路
至少一些示例性实施例提供了一种可通过在无效(即，冲洗)高速缓冲存储器的同时执行DMA功能来改善总体性能的半导体装置。至少一些示例性实施例提供了一种可通过在无效(即，冲洗)高速缓冲存储器的同时执行DMA功能来改善总体性能的半导体系统。至少一些示例性实施例提供了一种可以通过在无效(即，冲洗)高速缓冲存储器的同时执行DMA功能来改善总体性能的片上系统。示例性实施例的这些和其他优点将在下面的至少一些示例性实施例的描述中进行描述，或者通过下面的至少一些示例性实施例的描述而变得清楚。根据至少一个示例性实施例，提供了一种半导体装置，包括：直接存储器存取(DMA)系统，被构造为直接访问存储器以将第一数据写入到存储器的地址，其中，DMA系统包括：初始化器，被构造为在处理器将第二数据从高速缓冲存储器冲洗到所述地址的冲洗时间段期间设置用于将第一数据写入到存储器的数据传输参数；创建器，被构造为基于设置的数据传输参数来创建第一数据；传输器，被构造为基于数据传输参数在冲洗时间段之后将第一数据写入到存储器的所述地址。第一数据与第二数据不同。创建器被构造为从外部装置接收第一数据或直接创建第一数据。创建器被构造为执行对外部装置的读取操作和写入操作中的至少一种。所述半导体装置还包括：缓冲器，被构造为存储第一数据。创建器被构造为将第一数据存储在缓冲器中。传输器被构造为将存储在缓冲器中的第一数据传输到存储器。数据传输参数包括第一数据的大小、缓冲器的存储第一数据的地址、以及存储器的所述地址。初始化器被构造为从处理器接收与数据传输参数相关的信息和与高速缓冲存储器的冲洗相关的信息。传输器被构造为从初始化器接收与高速缓冲存储器的冲洗相关的信息并在冲洗时间段期间被停用。传输器被构造为在冲洗时间段之后进行操作。传输器被构造为从处理器接收与高速缓冲存储器的冲洗相关的信息。传输器被构造为从高速缓冲存储器接收与高速缓冲存储器的冲洗相关的信息。处理器包括中央处理单元(CPU)。存储器包括DRAM。创建器被构造为在初始化器设置数据传输参数之后创建第一数据。创建器被构造为在冲洗时间段期间创建第一数据。传输器被构造为在创建器创建第一数据之后将第一数据传输到存储器的所述地址。创建器被构造为执行对存储器的读取操作和写入操作中的至少一种。所述半导体装置还包括：缓冲器，被构造为存储第一数据，其中，第一数据包括第三数据和第四数据。存储器的所述地址包括第一地址和第二地址，传输器被构造为执行将第三数据传输到第一地址的第一传输和在第一传输之后将第四数据传输到第二地址的第二传输，第一传输在创建器创建第四数据的同时执行。创建器被构造为在冲洗时间段期间创建第三数据并在冲洗时间段之后创建第四数据。根据至少一个示例性实施例，提供了一种半导体装置，包括：直接存储器存取(DMA)系统，被构造为直接访问存储器；缓冲器，被构造为存储将被传输到存储器的第一数据和第二数据，DMA系统包括：初始化器，被构造为在将第三数据从高速缓冲存储器冲洗到存储器的第一地址的冲洗时间段期间设置用于将第一数据和第二数据传输到存储器的数据传输参数；创建器，被构造为顺序执行第一创建和第二创建，创建器被构造为通过基于数据传输参数来创建第一数据并在冲洗时间段期间将第一数据存储在缓冲器中来执行第一创建，且创建器被构造为通过创建第二数据并将第二数据存储在缓冲器中来执行第二创建；传输器，被构造为顺序执行第一传输和第二传输，传输器被构造为执行第一传输从而基于数据传输参数在冲洗时间段之后并在第二创建期间将存储在缓冲器中的第一数据传输到存储器的第一地址，且传输器被构造为执行第二传输从而将存储在缓冲器中的第二数据传输到存储器的第二地址。创建器被构造为在初始化器设置数据传输参数之后执行第一创建。传输器被构造为在第二创建之后执行第二传输。根据至少一个示例性实施例，提供了一种半导体系统，包括：高速缓冲存储器，通过总线连接到存储器；第一处理器，被构造为在冲洗时间段期间将存储在高速缓冲存储器中的第一数据冲洗到存储器的地址；第二处理器，被构造为创建与第一数据不同的第二数据并将第二数据传输到存储器的所述地址，其中，第二处理器包括：缓冲器，被构造为存储第二数据；直接存储器存取DMA系统，被构造为在冲洗时间段期间设置用于将第二数据传输到存储器并在冲洗时间段之后将存储在缓冲器中的第二数据传输到存储器的所述地址的数据传输参数。第一处理器被构造为执行对高速缓冲存储器的读取操作和写入操作中的至少一种。DMA系统包括：初始化器，被构造为设置将第二数据写入到存储器的数据传输参数；创建器，被构造为基于数据传输参数来创建将被传输到存储器的第二数据；传输器，被构造为基于数据传输参数来将第二数据传输到存储器的所述地址。初始化器被构造为从处理器接收与数据传输参数相关的信息和与高速缓冲存储器的冲洗相关的信息。第一处理器和第二处理器通过总线彼此连接。根据至少一个示例性实施例，提供了一种半导体系统，包括：高速缓冲存储器，通过总线连接到存储器；第一处理器，被构造为在冲洗时间段期间将存储在高速缓冲存储器中的第一数据冲洗到存储器的地址；第二处理器，被构造为创建与第一数据不同的第二数据并通过总线将第二数据传输到存储器的所述地址，其中，第本文档来自技高网...

【技术保护点】
一种半导体装置，包括：直接存储器存取系统，被构造为直接访问存储器以将第一数据写入到存储器的地址，所述直接存储器存取系统包括：初始化器，被构造为在将第二数据从高速缓冲存储器冲洗到存储器的所述地址的冲洗时间段期间设置用于将第一数据写入到存储器的数据传输参数；创建器，被构造为基于设置的数据传输参数来创建第一数据；传输器，被构造为基于数据传输参数在冲洗时间段之后将第一数据写入到存储器的所述地址。

【技术特征摘要】
2014.10.22 KR 10-2014-0143553;2014.08.29 US 62/0431.一种半导体装置，包括：
直接存储器存取系统，被构造为直接访问存储器以将第一数据写入到存
储器的地址，所述直接存储器存取系统包括：
初始化器，被构造为在将第二数据从高速缓冲存储器冲洗到存储器
的所述地址的冲洗时间段期间设置用于将第一数据写入到存储器的数据传输
参数；
创建器，被构造为基于设置的数据传输参数来创建第一数据；
传输器，被构造为基于数据传输参数在冲洗时间段之后将第一数据
写入到存储器的所述地址。
2.如权利要求1所述的半导体装置，其中，第一数据与第二数据不同。
3.如权利要求1所述的半导体装置，其中，创建器被构造为从外部装置
接收第一数据或直接创建第一数据。
4.如权利要求3所述的半导体装置，其中，创建器被构造为执行对外部
装置的读取操作和写入操作中的至少一种。
5.如权利要求1所述的半导体装置，所述半导体装置还包括：
缓冲器，被构造为存储第一数据。
6.如权利要求5所述的半导体装置，其中，创建器被构造为将第一数据
存储在缓冲器中。
7.如权利要求6所述的半导体装置，其中，传输器被构造为将存储在缓
冲器中的第一数据传输到存储器。
8.如权利要求5所述的半导体装置，其中，数据传输参数包括第一数据
的大小、缓冲器的存储第一数据的地址、以及存储器的所述地址。
9.如权利要求1所述的半导体装置，其中，初始化器被构造为从被构造
为将第二数据从高速缓冲存储器冲洗到存储器的所述地址的处理器接收与数
据传输参数相关的信息和与高速缓冲存储...

【专利技术属性】
技术研发人员：禹敦志，金宽浩，金美卿，李范宇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR