带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法技术

本发明专利技术提出了一种沉积在第一导电类型的半导体衬底上的半导体功率器件。该半导体衬底承载着一个第二导电类型的外延层，其中半导体功率器件就位于超级结结构上。该超级结结构包含从外延层中的顶面上打开的多个沟槽；其中每个沟槽的沟槽侧壁都用第一导电类型的第一外延层覆盖，以便中和第二导电类型的外延层的电荷。第二外延层可以生长在第一外延层上方。每个沟槽都在一个剩余的沟槽缝隙空间内，用非掺杂的电介质材料填充。每个沟槽侧壁都带有一个倾斜角，以构成会聚的U‑型沟槽。

【技术实现步骤摘要】
带有沟槽-氧化物-纳米管超级结的器件结构及制备方法本案是分案申请原案专利技术名称：带有沟槽-氧化物-纳米管超级结的器件结构及制备方法原案申请号：201110054042.X原案申请日：2011年2月28日。
本专利技术主要涉及半导体功率器件，更确切地说，本专利技术涉及带有沟槽侧壁的沟槽纳米管的结构和制备方法，其中用掺杂的外延层覆盖沟槽侧壁，然后用绝缘材料填充沟槽侧壁，以便用简化的制备工艺灵活地制备可测量的电荷平衡的半导体功率器件，同时获得高击穿电压以及很低的电阻。
技术介绍
尽管关于带有垂直超级结结构的半导体器件，为了改善其电学特性，已有许多专利信息以及公开的技术文件，但是在超级结半导体器件的设计和制备的相关领域，仍然存在许多技术难题与制备局限。更确切地说，最常见的超级结器件包含金属氧化物半导体场效应管（MOSFET）和绝缘栅双极晶体管，关于这些器件，已有许多已公开的专利信息，包含美国专利5,438,215、5,216,275、4,754,310、6,828,631。藤平（Fujihira）在《半导体超级结器件理论》（日本应用物理快报，36卷，1997年10月，6254-6262页）一书中，提出了垂直超级结器件的结构。更确切地说，藤平发表的论文中的图2表示了一种垂直沟槽MOSFET超级结器件，在此引用为图1（1A）。藤平还在美国专利6,097,063中提出了一种具有漂流区的垂直半导体器件，当器件处于闭合模式时，漂流区中有漂流电流流过，当器件处于断开模式时，漂流区中的漂流电流耗尽。所形成的漂流区结构是具有多个第一导电类型的分立的漂流区，以及多个第二导电类型的分隔区，其中每个分隔区都位于分别相邻的漂流区中，并联形成p-n结。美国专利6,608,350提出了一种垂直超级结器件，带有介质材料层填充在沟槽中，美国专利5,981,996如图2（1B）所示，提出了一种垂直沟槽MISFET器件。然而，在这些专利技术和公开内容中所述的超级结器件的结构和工作性能中，仍然存在诸多技术局限，从而限制了这些器件在实际应用中的有效性。传统超级结器件的难题与局限包含深沟槽的填充、形成在沟槽中的纳米管的尺寸限制、保持终止区附近的台面区域处电荷平衡、超级结器件的非箝位感应开关（UIS）能力不足、超级结功率器件的振荡问题、由于外延生长速度缓慢造成超级结器件的高制造成本、超级结结构中的N和P杂质在高温下相互扩散、在同一芯片上难以集成不同的器件、以及高压应用时的终止区域很大等相关技术问题。因此，在功率半导体器件的设计和制备领域中，有必要提出形成功率器件的新颖的器件结构和制备方法，从而解决上述困难与局限。
技术实现思路
因此，本专利技术的一个方面是提出一种新型的、改良的器件结构和制备方法，通过在沟槽侧壁和底部，生长一个薄的N型掺杂外延层（例如砷外延层），没有完全填充或部分填充沟槽，然后在第一外延层上方生长第二外延层，并用非掺杂的介质材料填充剩余的构成缝隙，从而解决用外延层填充深沟槽时，传统的制备方法中经常遇到的问题。第二外延层可以充分填充其余沟槽缝隙的底部，从而可以在缝隙中更加方便地沉积介质材料。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，利用电荷平衡原理，通过纳米管结构，降低Rds，并且元件间距很小，以获得6微米间距的600VMOSFET，其导通电阻率小于9豪欧/cm2。这就解决了用于高压器件时对于高Rds的限制。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，该结构利用较大的间距以及狭窄的N-外延层，并利用在每个有源元件叉指末端具有较大半径的单一元件，在有源区域台面结构的末端保持电荷平衡。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，在一个带有掺杂浓度分级的外延层中制备超级结结构，例如在一个N+衬底上用三个步骤形成P外延层，迫使击穿发生在漂流区较低的部分中，从而改善超级结MOSEFT器件的UIS性能。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，厚介质区位于栅电极以下，以降低栅-漏电容Crss，从而解决超级结功率器件的振荡问题。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，通过生长一个薄的单一层N-外延层（0.1-1.0微米的厚度范围），部分填充沟槽，并用电介质/氧化物填充剩余的深沟槽，从而解决由于深沟槽中外延生长缓慢，而造成的超级结器件的高制造成本问题。此外，轻掺杂的N型外延层可以在N-外延层之后生长，在用电介质/氧化物填充剩余的深沟槽之前，充分填充沟槽，这有利于更加方便地用氧化物填充沟槽。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，在较宽的P-型区域附近形成一个非常薄的N-型纳米管层，并与较宽的P-型区域电荷平衡；作为示例，N-型纳米管层比较宽的P-型区域宽三倍，导致硼的掺杂浓度比N-型纳米管区域中的N-型掺杂浓度低三倍。因此，只能允许受限的硼扩散进入N型纳米管区，从而补偿多余的砷电荷。N-型纳米管区域的重N型掺杂（例如砷或锑），不会过分移动，从而不会大量扩散到P-型区。这就解决了在高温下，N和P杂质相互扩散所带来的问题。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，增大第一器件分界线处的沟槽区域宽度，例如对于一个MOSFET器件以及一个第二器件（例如肖特基二极管），是用介质材料充分填充大沟槽区域——与有源器件不同，有源器件是用硅充分填充，再用氧化硅（氧化物或SiO2）填充剩余部分。因此，不同的器件可以更加方便地集成在同一个硅芯片上。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，将一个肖特基二极管与一个受控的注入P-N二极管集成在一起，从而降低了二极管的恢复电荷，减少高压器件的漏电流。本专利技术的另一方面在于，提出了一种带有超级结结构的新型的、改良的器件结构和制备方法，将一个高压（HV）肖特基二极管与一个受控的注入P-N二极管集成在同一个硅晶片上，作为一个绝缘栅双极晶体管（IGBT），其中IGBT的背面带有发射极（对于N-通道器件而言为P-型）植入。从而解决了IGBT结构缺少嵌入式二极管的难题。本专利技术的另一方面在于，提出了一种新型的、改良的终止结构，制备宽介质沟槽的方法是首先通过形成一个SiO2网络，然后刻蚀掉SiO2网络内的硅台面结构，并用自旋式玻璃、HDP或聚酰亚胺，填充刚刻蚀掉的区域，在金属化之前还是之后进行，取决于所选的介质材料的类型。由于制备所受的限制，用传统的刻蚀和填充方法很难制备又宽又深的介质沟槽，但是本专利技术的两步方法可以利用标准的制备工艺，形成一个高质量的又宽又深的介质填充沟槽。对于一个600V器件的每一侧面而言，利用终止区的这种宽氧化物沟槽，一个普通的6-10密耳宽的HV终止区，可以减至2密耳。对于低电流产品，这种HV终止区增大了晶片尺寸，对大晶片增大15%左右（在一个TO-220填充的能力中），对较小的晶片增大50%左右（对于HV终止，为53×53密耳^2晶片，8密耳/侧）。因此，由于减小了适合高压应用器件的终止区，从而解决了高压MOSFE本文档来自技高网...

【技术保护点】
一种带有沟槽‑氧化物‑纳米管超级结的器件结构，其特征在于，包含：一个第一导电类型的第一半导体层以及一个第二导电类型的第二半导体层，所述的第二半导体层沉积在第一半导体层上方；在所述的第二半导体层中打开的沟槽，垂直延伸到所述的第一半导体层；一个形成在所述的沟槽的侧壁上的第一导电类型的第一外延层；以及一个形成在所述的第一外延层上的第二外延层；其中所述的第一外延层与相邻的半导体区域之间达到充分的电荷平衡；在中心缝隙中的第一电介质填充物，所述中心缝隙在沟槽的中心，未被所述第二外延层占据；一个具有介质沟槽的终止结构，它包含一个由所述的第一电介质填充物形成的介质立柱的网络，和形成在网络内所述的介质立柱之间的第二电介质填充物。

【技术特征摘要】
2010.03.05 US 12/661,0041.一种带有沟槽-氧化物-纳米管超级结的器件结构，其特征在于，包含：一个第一导电类型的第一半导体层以及一个第二导电类型的第二半导体层，所述的第二半导体层沉积在第一半导体层上方；在所述的第二半导体层中打开的沟槽，垂直延伸到所述的第一半导体层；一个形成在所述的沟槽的侧壁上的第一导电类型的第一外延层；以及一个形成在所述的第一外延层上的第二外延层；其中所述的第一外延层与相邻的半导体区域之间达到充分的电荷平衡；在中心缝隙中的第一电介质填充物，所述中心缝隙在沟槽的中心，未被所述第二外延层占据；一个具有介质沟槽的终止结构，它包含一个由所述的第一电介质填充物形成的介质立柱的网络，和形成在网络内所述的介质立柱之间的第二电介质填充物；一个由终止单元的阵列构成的终止区，在有源单元的界面处带有一个第一终止单元，其中每个终止单元还包含：一个第二半导体层的台面结构，并且第一外延层形成在它的侧壁上，第二外延层形成在第一外延层上，所述台面结构靠近带有介质填充物的沟槽；一个第一导电类型的第一区域，形成在所述台面结构的顶面中；以及一个第二导电类型的第二区域，形成在所述台面结构的顶面中，与所述台面结构中的第一区域分开，其中每个终止单元的第二区域都电连接到相邻的下一个终止单元的第一区域上。2.如权利要求1所述的器件结构，其特征在于，在至少一些沟槽中，所述第二外延层充分填充了未被第一外延层占据的缝隙的底部。3.如权利要求2所述的器件结构，其特征在于，所述第二外延层的侧壁朝着沟槽的底部合并在一起。4.如权利要求1所述的器件结构，其特征在于，所述沟槽的侧壁具有一定的角度，以形成锥形沟槽，并朝着沟槽的底面会聚。5.如权利要求1所述的器件结构，其特征在于，所述第二外延层为第一导电类型。6.如权利要求1所述的器件结构，其特征在于，所述第二外延层为第二导电类型或本征半导体材料。7.如权利要求1所述的器件结构，其特征在于，还包含：一个栅极电极，其沉积在至少一些沟槽...

【专利技术属性】
技术研发人员：哈姆扎·依玛兹，马督儿·博德，李亦衡，管灵鹏，王晓彬，陈军，安荷·叭剌，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US