高效率射频LDMOS器件及其制造方法技术

本发明专利技术公开了一种射频LDMOS器件，包括重掺杂漏极，在重掺杂漏极上具有漏极金属电极；所述漏极金属电极的底部与重掺杂漏极相接触并将重掺杂漏极电性引出。本发明专利技术还公开了所述射频LDMOS器件的制造方法。本发明专利技术的射频LDMOS器件中，在重掺杂漏极中不再形成漏极金属硅化物，因此抬高了重掺杂漏极的上表面，并基本不消耗重掺杂漏极的硅。这样便可以尽量增大栅极金属硅化物的厚度以减小栅极电阻，而不会影响漏端区域的功能，从而减小射频RFLDMOS反向击穿时漏电流并确保击穿电压稳定。本发明专利技术的射频LDMOS器件中，在重掺杂漏极中不再形成漏极金属硅化物，还可以减小重掺杂漏极的宽度，从而降低源漏电容Cds，提高器件的效率及非线性度。

【技术实现步骤摘要】
高效率射频LDMOS器件及其制造方法
本申请涉及一种半导体集成电路器件，特别是涉及LDM0S(Lateral DifTused Metal Oxide Semicon化ctor，横向扩散金属氧化物半导体）器件。
技术介绍
射频功率器件是半导体微电子集成电路技术与微波电子技术融合起来的新一代 功率半导体产品，W其线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹 配性能好等方面的优势，已经成为通信基站、雷达应用的最具竞争力的功率器件。为了满 足通信基站等应用领域不断提高的标准，射频LDM0S器件对效率及线性度的要求也越来越 商， 请参阅图1，该是一种现有的射频LDM0S器件的剖面结构示意图。在P型娃衬底1 上具有P型外延层2。在部分的P型外延层2上具有栅氧化层3。栅氧化层3仅将源极金 属娃化物1化、漏极金属娃化物11c、衬底金属电极15d的位置暴露出来。在部分的栅氧化 层3上具有多晶娃栅极4。多晶娃栅极4 一侧下方的P型外延层2中具有n型轻惨杂注入 区6,多晶娃栅极4另一侧下方的外延层2中具有P型沟道区7。在n型轻惨杂注入区6中 具有n型重惨杂漏极8c。在P型沟道区7中具有侧面相邻的n型重惨杂源极8b和P型重 惨杂注入区9。在部分的栅氧化层3上具有娃化物阻挡层10。娃化物阻挡层10在多晶娃 栅极4的两侧形成侧墙结构，但暴露出金属娃化物11a、1化、11c和衬底金属电极15d的位 置。在多晶娃栅极4上具有栅极金属娃化物11a。在部分的n型重惨杂源极8b和部分的P 型重惨杂注入区9上具有源极金属娃化物1化。在部分的n型重惨杂源漏极8c上具有漏 极金属娃化物11c。整个射频LDM0S器件均被金属前介质层12所覆盖。源极金属电极15b 贯穿金属前介质层12,底部在源极金属娃化物Ub的上表面或内部。漏极金属电极15c贯 穿金属前介质层12,底部在漏极金属娃化物11c的上表面或内部。衬底金属电极15d贯穿 金属前介质层12、娃化物阻挡层10、栅氧化层3、P型重惨杂注入区9、P型沟道区7、P型外 延层2,底部在P型娃衬底1的上表面或内部。 图1所示的射频LDM0S器件中，为了获得较小的栅极电阻，需要增大栅极金属娃化 物11a的厚度。但是源极金属娃化物1化和漏极金属娃化物11c与栅极金属娃化物11a是 同时淀积和高温退火所形成的，如增大栅极金属娃化物11a的厚度，势必也将同时增加源 极金属娃化物1化和漏极金属娃化物11c的厚度。一旦源极金属娃化物1化和漏极金属娃 化物11c的厚度过大，就会大量消耗n型重惨杂源极8b和n型重惨杂漏极8c的娃（金属 娃化物是由金属与娃在高温下反应而形成的）。该将导致射频RFLDM0S反向击穿时有较大 的漏电流，击穿电压也不够稳定，从而导致器件可靠性的降低。 请参阅图2,该是图1所示的射频LDM0S器件的部分结构的设计版图。图2中沿 A-A方向的剖面结构就对应着图1。图2中P型沟道区7的设计图形可W与多晶娃栅极4 部分重叠，在形成P型沟道区7的离子注入时重叠部分受到多晶娃栅极4的阻挡，在离子注 入后的退火时P型沟道区7的最终图形会与多晶娃栅极4部分重叠。类似地，n型重惨杂源 极8b的设计图形可W与多晶娃栅极4部分重叠且与源极金属电极巧b无重叠，在形成n型 重惨杂源极8b的离子注入时重叠部分受到多晶娃栅极4的阻挡，在离子注入后的退火时n 型重惨杂源极8b的最终图形会与多晶娃栅极4部分重叠且与源极金属电极巧b部分重叠。 图1所示的射频LDMOS器件的漏端区域中，漏极金属电极15c的版图区域 < 漏极金属娃化 物11c的版图区域< n型重惨杂漏极8c的版图区域。一旦漏极金属娃化物11c的厚度过 大，由于受到与内侧的漏极金属电极15c的套刻规则、W及与外侧的n型重惨杂漏极8c的 套刻规则的限制，决定了 n型重惨杂漏极8c的宽度d无法减小。该就使得源漏电容Cd,较 大，从而导致器件的效率及非线性度降低。
技术实现思路
本申请所要解决的技术问题是提供一种射频LDM0S器件，具有较高的效率。为此， 本申请还要提供所述射频LDM0S器件的制造方法。 为解决上述技术问题，本申请高效率射频LDM0S器件包括重惨杂漏极，在重惨杂 漏极上具有漏极金属电极；所述漏极金属电极的底部与重惨杂漏极相接触并将重惨杂漏极 电性引出。 本申请高效率射频LDM0S器件的制造方法包括在重惨杂漏极上形成漏极金属电 极，并由漏极金属电极直接将重惨杂漏极电性引出。 本申请高效率射频LDM0S器件中，在重惨杂漏极中不再形成漏极金属娃化物，因 此不消耗重惨杂漏极的娃，相对现有器件而言抬高了重惨杂漏极的上表面。该样便可W尽 量增大栅极金属娃化物的厚度W减小栅极电阻，而不会影响漏端区域的功能，可W减小射 频RFLDM0S反向击穿时漏电流并确保击穿电压稳定。 本申请高效率射频LDM0S器件中，在重惨杂漏极中不再形成漏极金属娃化物，因 此将现有器件的H层嵌套结构改为两层嵌套结构。该可W减小重惨杂漏极的宽度，从而降 低源漏电容Cd,，提高器件的效率及非线性度。 【附图说明】 图1是一种现有的射频LDM0S器件的剖面结构示意图； 图2是图1所示的射频LDM0S器件中部分结构的版图示意图； 图3是本申请的高效率射频LDM0S器件的剖面结构示意图； 图4是图3所示的射频LDM0S器件中部分结构的版图示意图； 图5是射频LDM0S器件的最高效率与工作电压的关系曲线（不同工作频率下）； 图6是射频LDM0S器件的简化等效电路图； 图7a至图化是本申请的高效率射频LDM0S器件的制造方法的各步骤示意图。 图中附图标记说明： 1为P型重惨杂娃衬底；2为P型轻惨杂外延层；3为栅氧化层；4为多晶娃栅极；5 为光刻胶；6为n型轻惨杂注入区；7为P型沟道区；8b为n型重惨杂源极；8c为n型重惨 杂漏极；9为P型重惨杂注入区；10为娃化物阻挡层；11a为栅极金属娃化物；1化为源极金 属娃化物；11c为漏极金属娃化物；12为金属前介质层；13为下沉式通孔；14b为源极接触 孔；14c为漏极接触孔；巧b为源极金属电极；15c为漏极金属电极；15d为衬底金属电极。 【具体实施方式】 请参阅图3,该是本申请的射频LDM0S器件的剖面结构示意图。在P型娃衬底1 上具有P型外延层2。在部分的P型外延层2上具有栅氧化层3。栅氧化层3仅将源极金 属娃化物1化、漏极金属电极15c、衬底金属电极15d的位置暴露出来。在部分的栅氧化层 3上具有多晶娃栅极4。多晶娃栅极4 一侧下方的P型外延层2中具有n型轻惨杂注入区 6,多晶娃栅极4另一侧下方的外延层2中具有P型沟道区7。在n型轻惨杂注入区6中具 有n型重惨杂漏极8c。在P型沟道区7中具有侧面相邻的n型重惨杂源极8b和P型重惨 杂注入区9。在部分的栅氧化层3上具有娃化物阻挡层10。娃化物阻挡层10在多晶娃栅 极4的两侧形成侧墙结构，但暴露出源极金属娃化物1化、漏极金属电极15c和衬底金属电 极15d的位置。在多晶娃栅极4上具有栅极金属娃化物11a。在部分的n型重惨杂源极8b 和部分的P型重惨杂注入区9本文档来自技高网...

【技术保护点】
一种高效率射频LDMOS器件，包括重掺杂漏极，其特征是，在重掺杂漏极上具有漏极金属电极；所述漏极金属电极的底部与重掺杂漏极相接触并将重掺杂漏极电性引出。

【技术特征摘要】
1. 一种高效率射频LDMOS器件，包括重惨杂漏极，其特征是，在重惨杂漏极上具有漏极 金属电极；所述漏极金属电极的底部与重惨杂漏极相接触并将重惨杂漏极电性引出。2. 根据权利要求1所述的高效率射频LDM0S器件，其特征是，在娃衬底上具有外延层； 在部分外延层上具有栅氧化层；在部分栅氧化层上具有多晶娃栅极；多晶娃栅极一侧下方 的外延层中具有轻惨杂注入区，多晶娃栅极另一侧下方的外延层中具有沟道区；在轻惨杂 注入区中具有重惨杂漏极；在沟道区中具有侧面接触的重惨杂源极和重惨杂注入区；在部 分栅氧化层上具有娃化物阻挡层；在多晶娃栅极上具有栅极金属娃化物；在部分重惨杂源 极和重惨杂注入区上具有源极金属娃化物；整个器件均被金属前介质层所覆盖；源极金属 电极接触源极金属娃化物并将其电性引出；漏极金属电极接触n型重惨杂漏极并将其电性 引出；衬底金属电极接触娃衬底并将其电性引出； 所述娃衬底、外延层、沟道区、重惨杂注入区为第一惨杂类型； 所述轻惨杂注入区、重惨杂漏极、重惨杂源极为第二惨杂类型。3. 根据权利要求1所述的高效率射频LDM0S器件，其特征是，所述漏极金属电极的版图 区域 < 重惨杂漏极的版图区域。4. 一种高效率射频LDM0S器件的制造方法，其特征是，包括在重惨杂漏极上形成漏极 金属电极，并由漏极金属电极直接将重惨杂漏极电性引出的步骤。5. 根据权利要求4所述的高效率射频LDM0S器件的制造方法，其特征是，包括如下步 骤： 第1步，在娃衬底上采用外延工艺生长外延层，在外延层上采用热氧化工艺生长栅氧 化层，在栅氧化层上淀积多晶娃； 第2步，采用光刻和干法刻蚀工艺将多晶娃刻蚀出多晶娃栅极； 第3步，采用光刻和离子注入工艺在多晶娃栅极一侧下方的外延层中形成轻惨杂注入 区，采用光刻和离子注入工艺在多晶娃栅极另一侧下方的外延层中...

【专利技术属性】
技术研发人员：徐向明，遇寒，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31