一种射频LDMOS器件及其制造方法技术

本申请公开了一种射频LDMOS器件，在外延层中具有体区和漂移区；在体区中具有源区；在漂移区中具有漏区。在部分漂移区之上、或者在部分漂移区和部分外延层之上具有垫氧化层。在部分源区和部分体区之上、或者在部分源区和部分体区和部分外延层之上具有栅氧化层。垫氧化层的厚度大于栅氧化层的厚度。在垫氧化层和栅氧化层之上具有多晶硅栅极。栅极由主体、第一延伸部、第二延伸部所组成。栅极主体仅在栅氧化层的上方，栅极的各个延伸部仅在垫氧化层的上方。本申请还公开了其制造方法。本申请可以提升栅的可靠性，并改善IGSS失效，提升器件的良品率。

【技术实现步骤摘要】
一种射频LDMOS器件及其制造方法
本申请涉及一种半导体集成电路器件，特别是涉及一种射频LDMOS（横向扩散MOS晶体管）器件。
技术介绍
请参阅图1，这是一种现有的射频LDMOS器件。在重掺杂p型衬底1之上具有轻掺杂p型外延层2。在外延层2中具有p型体区3和n型漂移区6，两者的侧面可以接触或不接触。在体区3中具有重掺杂n型源区4和重掺杂p型体区引出区5，两者的侧面相接触。体区引出区5用于将体区3对外引出。在漂移区6中具有重掺杂n型漏区7。在部分源区4一直延伸到漏区7之上具有栅氧化层8，其底面接触有源区4、体区3、外延层2（如果体区3和漂移区6的侧面相接触，则栅氧化层8底面不接触外延层2）、漂移区6、漏区7。在部分栅氧化层8之上具有多晶硅栅极9。在漏区7之上具有重掺杂n型多晶硅塞（polyplug）10，用于将漏区7对外引出且降低源漏电容Cds。多晶硅塞10的底部穿越栅氧化层8而与漏区7的上表面相接触。在体区引出区5和源区4之上、栅极9之上各具有金属硅化物12。在上述各部分结构之上具有金属前介质（PMD，PremetalDielectric）11。接触孔电极13穿越该金属前介质11而连接各个金属硅化物12的上表面。请参阅图1a，这是图1中的栅极9的俯视示意图。栅极9由主体9a、从主体9a垂直延伸出来的一个或多个第一延伸部9b、从主体9a垂直延伸出来的一个或多个第二延伸部9c所组成。第二延伸部9c的延伸距离比第一延伸部9b的延伸距离更大。这种结构的栅极9通常称为鱼骨栅，可以降低栅极电阻。从图1a中的A箭头所示的方向观察，就是图1中的栅极9的剖面。现有的栅极9中，栅极主体9a、第一延伸部9b、第二延伸部9c具有相同的高度。通常，栅极主体9a仅在体区3和外延层2的上方（如果体区3和漂移区6的侧面相接触，则栅极主体9a仅在体区3的上方），而栅极的各个延伸部9b、9c则延伸到漂移区6的上方。然而，栅极的各个延伸部9b、9c置于栅氧化层8之上，在长时间使用之后，栅极的各个延伸部9b、9c上方的金属硅化物12可能会沿着多晶硅的晶界达到下方的栅氧化层8。如果栅氧化层8较薄就有栅极9和漏区7击穿的风险，还会导致IGSS（栅极-源极漏电流）失效的问题。
技术实现思路
本申请所要解决的技术问题是提供一种新型的射频LDMOS器件，可以提高栅极的可靠性。为此，本申请还要提供所述射频LDMOS器件的制造方法，可以提升良品率。为解决上述技术问题，本申请射频LDMOS器件在外延层中具有体区和漂移区；在体区中具有源区；在漂移区中具有漏区；在部分漂移区之上、或者在部分漂移区和部分外延层之上具有垫氧化层；在部分源区和部分体区之上、或者在部分源区和部分体区和部分外延层之上具有栅氧化层；垫氧化层的厚度大于栅氧化层的厚度；在垫氧化层和部分的栅氧化层之上具有多晶硅栅极；栅极由主体、从主体垂直延伸出来的一个或多个第一延伸部、从主体垂直延伸出来的一个或多个第二延伸部所组成；第二延伸部的延伸距离比第一延伸部的延伸距离更大；栅极主体仅在栅氧化层的上方，栅极的各个延伸部仅在垫氧化层的上方。本申请射频LDMOS器件的制造方法包括如下步骤：第1步，在衬底上外延生长出一层外延层；第2步，在外延层上热氧化生长出一层氧化硅，然后以光刻和离子注入工艺在外延层中形成漂移区；然后采用光刻和刻蚀工艺去除掉部分的该层氧化硅，剩余的该层氧化硅作为垫氧化层；第3步，在外延层上再次进行热氧化生长，从而在未被垫氧化层覆盖的区域形成一层氧化硅，作为栅氧化层；栅氧化层仅在外延层之上；第4步，在垫氧化层和栅氧化层之上淀积一层多晶硅，然后采用光刻和刻蚀工艺对该层多晶硅进行刻蚀，形成多晶硅栅极；栅极由主体、从主体垂直延伸出来的一个或多个第一延伸部、从主体垂直延伸出来的一个或多个第二延伸部所组成；第二延伸部的延伸距离比第一延伸部的延伸距离更大；栅极主体仅在栅氧化层的上方，而栅极的各个延伸部仅在垫氧化层的上方；第5步，采用离子注入工艺在外延层中形成体区，然后采用光刻和离子注入工艺，同时对体区和漂移区进行离子注入，在体区中形成源区，在漂移区中形成漏区；然后采用光刻和离子注入工艺，在体区中形成体区引出区，体区引出区与源区的侧面相接触；第6步，进行退火工艺，然后在体区引出区和源区的上方、栅极的上方同时形成相互独立的金属硅化物，然后在硅片上淀积金属前介质并以平坦化工艺将其上表面打磨平整；第7步，采用光刻和刻蚀工艺在金属前介质中形成多个通孔，这些通孔的底部分别在体区引出区的上表面、源区的上表面、栅极的各个延伸部的上表面、漏区的上表面，最后以金属材料或多晶硅填充这些通孔，从而形成接触孔电极或多晶硅塞。本申请射频LDMOS器件为鱼骨栅结构的栅极下方提供了两种不同厚度的氧化层，栅极主体在较薄的氧化层之上，栅极的各个延伸部在较厚的氧化层之上。在长时间使用之后，栅极的各个延伸部上方的金属硅化物可能会沿着多晶硅的晶界达到下方的垫氧化层。由于垫氧化层较厚，栅极和漏区击穿的风险将大大降低，IGSS失效的问题也将大为改善，从而提高了栅极的可靠性。附图说明图1是现有的射频LDMOS器件的结构示意图；图1a是图1中的栅极的俯视示意图；图2是本申请的射频LDMOS器件的结构示意图；图2a是图2中的栅极的俯视示意图；图3a～图3g是本申请的射频LDMOS器件的制造方法的各步骤示意图。图中附图标记说明：1为衬底；2为外延层；2a为隔离结构；3为体区；4为源区；5为体区引出区；6为漂移区；7为漏区；8为栅氧化层；9为栅极；9a为栅极主体；9b为栅极的第一延伸部；9c为栅极的第二延伸部；10为多晶硅塞；11为金属前介质；12为金属硅化物；13为接触孔电极。具体实施方式请参阅图2，这是本申请的射频LDMOS器件。在重掺杂p型衬底1之上具有轻掺杂p型外延层2。在外延层2中具有p型体区3和n型漂移区6，两者的侧面可以接触或不接触。在体区3中具有重掺杂n型源区4和重掺杂p型体区引出区5，两者的侧面相接触。体区引出区5用于将体区3对外引出。在漂移区6中具有重掺杂n型漏区7。在漂移区6一直延伸到漏区7之上、或者在部分外延层2一直延伸到漏区7之上（根据体区3和漂移区6的侧面是、否接触而定）具有垫氧化层8a。在部分源区4和部分体区3之上、或者在部分源区4和部分体区3和部分外延层2之上（根据体区3和漂移区6的侧面是、否接触而定）具栅氧化层8b。垫氧化层8a的厚度大于栅氧化层8b的厚度。在垫氧化层8a和栅氧化层8b之上具有多晶硅栅极9。在漏区7之上具有重掺杂n型多晶硅塞10，其底部穿越垫氧化层8a而与漏区7的上表面相接触，用于将漏区7对外引出。在体区引出区5和源区4之上、栅极9之上各具有相互独立的金属硅化物12。在上述各部分结构之上具有金属前介质11。接触孔电极13穿越该金属前介质11而连接各个金属硅化物12的上表面。为提高可靠性，同一块金属硅化物12之上通常设有两个以上的接触孔电极13。请参阅图2a，这是图2中的栅极9的俯视示意图。本申请也采用鱼骨栅结构，栅极9由主体9a、从主体9a垂直延伸出来的一个或多个第一延伸部9b、从主体9a垂直延伸出来的一个或多个第二延伸部9c所组成。第二延伸部9c的延伸距离比第一延伸部9b的延伸距离更大。栅极9仅有各个本文档来自技高网...

【技术保护点】
一种射频LDMOS器件，在外延层中具有体区和漂移区；在体区中具有源区；在漂移区中具有漏区；其特征是：在部分漂移区之上、或者在部分漂移区和部分外延层之上具有垫氧化层；在部分源区和部分体区之上、或者在部分源区和部分体区和部分外延层之上具有栅氧化层；垫氧化层的厚度大于栅氧化层的厚度；在垫氧化层和部分的栅氧化层之上具有多晶硅栅极；栅极由主体、从主体垂直延伸出来的一个或多个第一延伸部、从主体垂直延伸出来的一个或多个第二延伸部所组成；第二延伸部的延伸距离比第一延伸部的延伸距离更大；栅极主体仅在栅氧化层的上方，栅极的各个延伸部仅在垫氧化层的上方。

【技术特征摘要】
1.一种射频LDMOS器件，在外延层中具有体区和漂移区；在体区中具有源区；在漂移区中具有漏区；其特征是：在部分漂移区之上、或者在部分漂移区和部分外延层之上具有垫氧化层；在部分源区和部分体区之上、或者在部分源区和部分体区和部分外延层之上具有栅氧化层；垫氧化层的厚度大于栅氧化层的厚度；在垫氧化层和部分的栅氧化层之上具有多晶硅鱼骨栅栅极；鱼骨栅栅极由主体、从主体垂直延伸出来的一个或多个第...

【专利技术属性】
技术研发人员：遇寒，李昊，周正良，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31