半导体器件及形成方法技术

一种半导体器件及形成方法，所述半导体器件包括：半导体衬底；位于半导体衬底内的体区和漂移区；位于所述体区内的体区连接区和源区；位于所述漂移区内的漏区和第一浅沟槽隔离结构，所述第一浅沟槽隔离结构位于所述漏区和体区之间，所述第一浅沟槽隔离结构的底部为阶梯状且相邻阶梯的深度不相同；位于所述半导体衬底表面且横跨所述体区和漂移区边缘的栅极结构，所述栅极结构覆盖部分第一浅沟槽隔离结构表面。所述半导体器件可以在不降低耐压能力的情况下降低漂移区的导通电阻，提高漂移区的导通电流。

【技术实现步骤摘要】
半导体器件及形成方法
本专利技术涉及半导体制作工艺，特别涉及一种半导体器件及形成方法。
技术介绍
目前，横向双扩散MOS晶体管（LDMOS，LateralDoublediffusedMOSFET）和横向绝缘栅双极晶体管（LIGBT，LateralInsulatedGateBipolarTransistor）被广泛运用在模拟电源管理、充电器、DC-DC转换器、AC-DC转换器电路中。且随着CMOS工艺特征尺寸不断缩小，为了提高工作效率和减小芯片的面积，需要横向双扩散MOS晶体管和横向绝缘栅双极晶体管有尽可能小的导通电阻（Ron）。同时由于CMOS工艺特征尺寸不断缩小，晶体管对于高电压和大电流的承受能力不断降低，深亚微米CMOS集成电路更容易遭受到静电放电（ESD，ElectrostaticDischarge）而失效，从而造成产品的可靠性下降。为了防止CMOS集成电路产品因静电放电而造成失效，CMOS集成电路中通常必须使用具有高性能、高耐压的ESD保护器件。目前的ESD保护器件通常包括：二极管、栅接地的NMOS晶体管（GGNMOSFET）、可控硅整流器（SCR，SiliconControlledRectifier）、横向双扩散MOS晶体管和横向绝缘栅双极晶体管等。为了提高电路的安全性，需要横向双扩散MOS晶体管和横向绝缘栅双极晶体管等器件有尽可能大的击穿电压。对于所述横向双扩散MOS晶体管和横向绝缘栅双极晶体管，导通电阻和击穿电压是两个最重要的电学参数，其中导通电阻与漂移区的掺杂浓度成反比，击穿电压与漂移区的掺杂浓度成反比，较高的漂移区的掺杂浓度虽然有利于降低横向双扩散MOS晶体管、横向绝缘栅双极晶体管的导通电阻，提高横向双扩散MOS晶体管、横向绝缘栅双极晶体管的导通电流，但会降低击穿电压，影响电路的安全性。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及形成方法，可以在不降低耐压能力的情况下降低导通电阻，提高导通电流。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成体区和漂移区；在所述半导体衬底表面形成掩膜层，所述掩膜层具有若干平行排列的开口，所述开口的位置对应于漂移区的位置，且相邻开口的宽度不相同；以所述掩膜层为掩膜，对半导体衬底进行刻蚀，形成若干平行排列的沟槽，且相邻沟槽的深度不相同；利用氧化工艺使得不同沟槽之间的半导体衬底被完全氧化；在所述沟槽内填充满电介质材料，形成底部为阶梯状的第一浅沟槽隔离结构；在所述体区内形成体区连接区和源区，在所述漂移区内且位于第一浅沟槽隔离结构远离体区的一侧形成漏区；在所述半导体衬底表面形成横跨所述体区和漂移区边缘的栅极结构，且所述栅极结构覆盖部分第一浅沟槽隔离结构表面。可选的，当所述半导体器件为横向双扩散MOS晶体管时，所述源区、漏区和漂移区的掺杂类型相同，所述体区、体区连接区的掺杂类型相同且与源区、漏区和漂移区的掺杂类型相反。可选的，当所述半导体器件为横向绝缘栅双极晶体管时，所述源区和漂移区的掺杂类型相同，所述体区、体区连接区和漏区的掺杂类型相同且与源区、漂移区的掺杂类型相反。可选的，相邻沟槽之间的间距相等。可选的，相邻沟槽之间的间距大于或等于当前工艺下的特征尺寸。可选的，所述形成沟槽的刻蚀工艺为反应离子刻蚀工艺或电感耦合等离子体刻蚀工艺。可选的，所述氧化工艺为热氧化工艺，利用热氧化工艺形成的第一氧化层的厚度大于或等于相邻沟槽之间的半导体衬底的宽度的一半。可选的，在所述沟槽内填充满电介质材料的工艺为高密度等离子体化学气相沉积工艺、低压化学气相沉积工艺或等离子体增强化学气相沉积工艺。可选的，所述第一浅沟槽隔离结构与其他区域的浅沟槽隔离结构同时形成。可选的，所述第一浅沟槽隔离结构的阶梯数量大于等于2。本专利技术还提供了一种半导体器件，包括：半导体衬底；位于半导体衬底内的体区和漂移区；位于所述体区内的体区连接区和源区；位于所述漂移区内的漏区和第一浅沟槽隔离结构，所述第一浅沟槽隔离结构位于所述漏区和体区之间，所述第一浅沟槽隔离结构的底部为阶梯状且相邻阶梯的深度不相同；位于所述半导体衬底表面且横跨所述体区和漂移区边缘的栅极结构，所述栅极结构覆盖部分第一浅沟槽隔离结构表面。可选的，当所述半导体器件为横向双扩散MOS晶体管时，所述源区、漏区和漂移区的掺杂类型相同，所述体区、体区连接区的掺杂类型相同且与源区、漏区和漂移区的掺杂类型相反。可选的，当所述半导体器件为横向绝缘栅双极晶体管时，所述源区和漂移区的掺杂类型相同，所述体区、体区连接区和漏区的掺杂类型相同且与源区、漂移区的掺杂类型相反。可选的，所述阶梯的宽度越大，阶梯对应的第一浅沟槽隔离结构的深度越大。可选的，所述第一浅沟槽隔离结构的阶梯数量大于等于2。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术漂移区内的第一浅沟槽隔离结构的底部为阶梯状，所述阶梯具有多个拐角，阶梯的拐角会出现电场峰值，随着阶梯数的增加，电场峰值的数量增加，使得最终施加到漂移区与靠近体区的半导体衬底之间的电场强度降低。即使漂移区的掺杂浓度提高了，使得导通电阻降低，导通电流提高，且使得漂移区与靠近体区的半导体衬底之间的击穿电压降低，但由于漂移区与靠近体区的半导体衬底之间的电场强度也降低了，因此可以在不降低半导体器件的耐压能力的情况下提高漂移区的导通电流。附图说明图1～图7是本专利技术实施例的半导体器件的形成过程的剖面结构示意图。具体实施方式在现有的横向双扩散MOS晶体管或横向绝缘栅双极晶体管中，较高的漂移区的掺杂浓度虽然有利于提高横向双扩散MOS晶体管或横向绝缘栅双极晶体管的导通电流，但会降低击穿电压。且当漂移区的掺杂浓度较低时，漏结表面电场较高，击穿首先发生漏区和漂移区相接触的位置，当漂移区的掺杂浓度较高时，漂移区与靠近体区的半导体衬底之间变得容易击穿。因此，本专利技术提供了一种半导体器件及形成方法，所述半导体器件为横向双扩散MOS晶体管或横向绝缘栅双极晶体管，具体包括：半导体衬底；位于半导体衬底内的体区和漂移区；位于体区内的体区连接区和源区；位于漂移区内的漏区和浅沟槽隔离结构，所述浅沟槽隔离结构位于漏区和体区之间，所述浅沟槽隔离结构的底部为阶梯状且相邻阶梯的深度不相同；位于所述半导体衬底表面且横跨所述体区和漂移区边缘的栅极结构，所述栅极结构覆盖部分浅沟槽隔离结构表面。由于所述浅沟槽隔离结构的底部为阶梯状且相邻阶梯的深度不相同，所述第一浅沟槽隔离结构底部具有多个拐角，阶梯的拐角会产生电场峰值，随着阶梯数的增加，电场峰值的数量增加，使得最终施加到漂移区与靠近体区的半导体衬底之间的电场强度降低。即使漂移区的掺杂浓度提高了，使得漂移区与靠近体区的半导体衬底之间的击穿电压降低，但由于漂移区与靠近体区的半导体衬底之间的电场强度也降低了，因此可以在不降低横向双扩散MOS晶体管的耐压能力的情况下提高漂移区的导通电流。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供了一种半导体器件的形成方法，请参考图1～图7，为本专利技术实施例的半导体器件的形成过程的剖面结构示意图。请参考图1，提供半导体衬底100。所述半导体衬底100为硅衬底、锗衬底、锗硅衬底、碳化硅衬底、绝缘体本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成体区和漂移区；在所述半导体衬底表面形成掩膜层，所述掩膜层具有若干平行排列的开口，所述开口的位置对应于漂移区的位置，且相邻开口的宽度不相同；以所述掩膜层为掩膜，对半导体衬底进行刻蚀，形成若干平行排列的沟槽，且相邻沟槽的深度不相同；利用氧化工艺使得不同沟槽之间的半导体衬底被完全氧化；在所述沟槽内填充满电介质材料，形成底部为阶梯状的第一浅沟槽隔离结构；在所述体区内形成体区连接区和源区，在所述漂移区内且位于第一浅沟槽隔离结构远离体区的一侧形成漏区；在所述半导体衬底表面形成横跨所述体区和漂移区边缘的栅极结构，且所述栅极结构覆盖部分第一浅沟槽隔离结构表面。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成体区和漂移区；在所述半导体衬底表面形成掩膜层，所述掩膜层具有若干平行排列的开口，所述开口的位置对应于漂移区的位置，且相邻开口的宽度不相同；以所述掩膜层为掩膜，对半导体衬底进行刻蚀，形成若干平行排列的沟槽，且相邻沟槽的深度不相同；利用氧化工艺使得不同沟槽之间的半导体衬底被完全氧化；在所述沟槽内填充满电介质材料，形成底部为阶梯状的第一浅沟槽隔离结构；在所述体区内形成体区连接区和源区，在所述漂移区内且位于第一浅沟槽隔离结构远离体区的一侧形成漏区；在所述半导体衬底表面形成横跨所述体区和漂移区边缘的栅极结构，且所述栅极结构覆盖部分第一浅沟槽隔离结构表面。2.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为横向双扩散MOS晶体管时，所述源区、漏区和漂移区的掺杂类型相同，所述体区、体区连接区的掺杂类型相同且与源区、漏区和漂移区的掺杂类型相反。3.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为横向绝缘栅双极晶体管时，所述源区和漂移...

【专利技术属性】
技术研发人员：杨广立，俞谦荣，汪铭，蒲贤勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31