嵌入式源/漏极MOS晶体管的制造方法技术

技术编号:11182637 阅读:107 留言:0更新日期:2015-03-25 11:53
本发明专利技术提供的嵌入式源/漏极MOS晶体管的制造方法,包括:在一半导体衬底所形成的PMOS管区域和NMOS管区域的上面分别形成栅极结构,PMOS管和NMOS管的区域间有STI;PMOS管区域和NMOS管区域中同步形成与栅极结构两侧相邻的沟槽;PMOS管区域和NMOS管区域的沟槽中生长第一应变硅后,同步形成第一嵌入式源/漏极;在PMOS管区域上淀积一阻挡层;采用酸性气体对NMOS管区域中的第一嵌入式源/漏极进行刻蚀后,以使完全暴露出的NMOS管区域中的凹槽中生长第二应变硅后,形成第二嵌入式源/漏极;去除淀积在PMOS管区域上的阻挡层。本发明专利技术可优化现有制造嵌入式源/漏极MOS晶体管的工艺步骤,并且,还可以降低制造成本。

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造
,尤其涉及一种嵌入式源/漏极MOS晶体管的制造方法。 
技术介绍
过去数十年来,CMOS器件的尺寸不断地变小。早期的半导体电路工艺中,CMOS器件中的沟道长度约在几个微米的等级。至90年代末,CMOS器件的尺寸不断缩小,让半导体电路的效能大大提升。到了今日的半导体电路工艺中,这个参数已经缩小了几十倍甚至超过一百倍。 然而,CMOS器件尺寸的减小也会带来一些负面的问题。例如,沟道宽度变小会使沟道等效电阻变大。随着硅材料压阻效应(piezoresistance effect)的深入研究,工业界逐渐认识到可以利用应力增加CMOS器件的载流子迁移率,进而增大电流强度,即应变硅技术(strained silicon)。应变硅技术广泛应用于90nm以下工艺,是保持CMOS器件微缩发展的必然选择,这是因为应变硅技术不仅可以明显提高迁移率,而且使得器件微缩的同时保持其驱动性能。 应变硅技术在PMOS管的源极和漏极所在的n阱中,采用选择性外延技术生长硅锗应变材料形成嵌入式硅锗(e-SiGe)源/漏极,而应变硅技术在NMOS管的源极和漏极所在的p阱中,采用选择性外延技术生长碳化硅应变材料形成嵌入式碳硅(e-SiC)源/漏极。而在选择性外延技术实施过程中掺杂磷(P)形成的NMOS和掺杂硼(B)形成的PMOS管后,除了能够提高其沟道区域的应力,还能使其沟道等效电阻减少,以及有效地阻止掺杂元素的扩散。 通常形成具有e-SiGe源/漏极和e-SiC源/漏极的CMOS器件的制造方法如 下所示: <br>参见图1a,提供一硅衬底100,所述硅衬底100具有用于形成NMOS管的区域、用于形成PMOS管的区域和一浅沟槽隔离(STI),通过STI将所述NMOS管的区域和PMOS管的区域进行隔离,在所述NMOS管的区域和PMOS管的区域上,分别形成有一栅极结构102。所述硅衬底100中还形成有一氧埋层(BOX)。 参见图1b,在所述硅衬底100和栅极结构102的表面淀积第一阻挡层104。 参见图1c,在所述NMOS管区域的第一阻挡层104上涂布第一光刻胶106。 参见图1d,以所述第一光刻胶106为掩模,光刻去除覆盖在所述PMOS管区域上的第一阻挡层104。 参见图1e,去除涂布在所述NMOS管区域上的第一光刻胶106,并在所述PMOS管区域中的源极和漏极所在的n阱处形成凹槽108,所述凹槽108位于PMOS管区域上的栅极结构102的底端两侧。 参见图1f,采用选择性外延技术在所述PMOS管区域中的凹槽108中生长硅锗应变材料,并在生长碳化硅应变材料过程中掺杂B元素,形成e-SiGe源/漏极110。 参见图1g,淀积第二阻挡层112,所述第二阻挡层112覆盖在所述第一阻挡层104和PMOS管的区域上。 参见图1h,在所述PMOS管区域的第二阻挡层112上涂布第二光刻胶114。 参见图1i,以所述第二光刻胶114为掩模,由上至下依次光刻去除覆盖在所述NMOS管区域上的第二阻挡层112和第一阻挡层104。 参见图1j,去除涂布在所述PMOS管区域上的第二光刻胶114,并在所述NMOS管区域中的源极和漏极所在的p阱处形成凹槽116,所述凹槽116位于所述NMOS管区域上的栅极结构102的底端两侧。 参见图1k,采用选择性外延技术在所述NMOS管区域中的凹槽116中生长碳化硅应变材料,并在生长碳化硅应变材料过程中掺杂P元素,形成e-SiC源/漏极118。 参见图1l,去除覆盖在所述PMOS管的区域上的第二光阻层112,形成CMOS器件。 由此可见,现有的具有e-SiGe源/漏极和e-SiC源/漏极的CMOS器件的制造方法,需要至少两次刻蚀硅衬底,方能分别形成用于e-SiGe源/漏极的凹槽和用于e-SiC源/漏极的凹槽,而每次为了形成一种所述的凹槽,中间还需要经过多重步骤,尤其在去除光刻胶和阻挡层的工艺步骤,所使用的光刻成本极其昂贵。所以,上述的制造方法不仅步骤繁琐,且制造成本极高。 
技术实现思路
本专利技术的目的在于提供一种嵌入式源/漏极MOS晶体管的制造方法,可优化现有制造嵌入式源/漏极MOS晶体管的工艺步骤,并且,还可以降低制造成本。 为了解决上述问题,本专利技术提供一种嵌入式源/漏极MOS晶体管的制造方法,包括如下步骤: 提供半导体衬底,所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域以及对所述PMOS管区域和NMOS管区域进行隔离的浅沟槽隔离,在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构; 进行刻蚀,在所述PMOS管区域和NMOS管区域中同步形成与所述栅极结构两侧相邻的沟槽; 采用选择性外延技术生长第一应变硅材料,在所述PMOS管区域和NMOS管区域的沟槽中同步形成第一嵌入式源/漏极; 在所述PMOS管区域上淀积一阻挡层; 先采用酸性气体对所述NMOS管区域中的第一嵌入式源/漏极进行刻蚀,再采用选择性外延技术在完全暴露出的所述NMOS管区域中的凹槽中生长第二应变硅材料,形成第二嵌入式源/漏极; 去除淀积在所述PMOS管区域上的阻挡层。 进一步的,所述凹槽的深度为10nm-100nm。 进一步的,所述第一应变硅材料为SiGe、SiGeB、SiGeSn、SiSn、SiSnB中的一种。 优选的,在所述SiGe、SiGeB或SiGeSn中,Si:Ge的原子比为10:1-6:4。 优选的,所述SiSn或SiSnB中的Si:Sn的原子比为20:1-8:2。 优选的,所述SiGeB或SiSnB中的元素B的掺杂浓度为1×1014-8×1021atoms/cm3。 进一步的,所述第二应变硅材料为SiC、Si、SiCP、SiCAs中的一种。 优选的,在所述SiC、SiCP或SiCAs中,C/Si的原子比为0.1%-3%。 优选的,所述SiCP或SiCAs中的元素P或As的掺杂浓度为1×1014-8×1021atoms/cm3。 进一步的,所述酸性气体为HCl、HBr或CF4中的至少一种。 进一步的,所述酸性气体进行刻蚀的流量为50sccm-1000sccm、反应时间为5s-500s、工作压力为5torr-500torr。 与现有技术相比,本专利技术公开的嵌入式源/漏极MOS晶体管的制造方法,包括如下步骤:提供半导体衬底,所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域以及对所述PMOS管区域和NMOS管区域进行隔离的浅沟槽隔离,在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构;进行刻蚀,在所述PMOS管区域和NMOS管区域中同步形成与所述栅极结构两侧相邻的沟槽;采用选择性外延技术生长第一应变硅材料,在所述PMOS管区域和NMOS管区域的沟槽中同步形成第一嵌入式源/漏极;在所述PMOS管区域上淀积一阻挡层;先采用酸性气体对所述NMOS管本文档来自技高网
...

【技术保护点】
一种嵌入式源/漏极MOS晶体管的制造方法,其特征在于,包括如下步骤: 提供半导体衬底,所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域以及对所述PMOS管区域和NMOS管区域进行隔离的浅沟槽隔离,在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构; 进行刻蚀,在所述PMOS管区域和NMOS管区域中同步形成与所述栅极结构两侧相邻的沟槽; 采用选择性外延技术生长第一应变硅材料,在所述PMOS管区域和NMOS管区域的沟槽中同步形成第一嵌入式源/漏极; 在所述PMOS管区域上淀积一阻挡层; 先采用酸性气体对所述NMOS管区域中的第一嵌入式源/漏极进行刻蚀,再采用选择性外延技术在完全暴露出的所述NMOS管区域中的凹槽中生长第二应变硅材料,形成第二嵌入式源/漏极; 去除淀积在所述PMOS管区域上的阻挡层。

【技术特征摘要】
1.一种嵌入式源/漏极MOS晶体管的制造方法,其特征在于,包括如下步骤: 
提供半导体衬底,所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域以及对所述PMOS管区域和NMOS管区域进行隔离的浅沟槽隔离,在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构; 
进行刻蚀,在所述PMOS管区域和NMOS管区域中同步形成与所述栅极结构两侧相邻的沟槽; 
采用选择性外延技术生长第一应变硅材料,在所述PMOS管区域和NMOS管区域的沟槽中同步形成第一嵌入式源/漏极; 
在所述PMOS管区域上淀积一阻挡层; 
先采用酸性气体对所述NMOS管区域中的第一嵌入式源/漏极进行刻蚀,再采用选择性外延技术在完全暴露出的所述NMOS管区域中的凹槽中生长第二应变硅材料,形成第二嵌入式源/漏极; 
去除淀积在所述PMOS管区域上的阻挡层。 
2.如权利要求1所述的制造方法,其特征在于,所述凹槽的深度为10nm-100nm。 
3.如权利要求1所述的制造方法,其特征在于,所述第一应变硅材料为SiGe、SiGeB、SiGeSn、SiSn、SiSnB中的一种。 
4.如权利要求3所述的制造方法,其...

【专利技术属性】
技术研发人员:禹国宾
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1