设计的用于n型MOSFET的源极/漏极区制造技术

本文公开了设计的用于n型MOSFET的源级/漏极区以及具有场效应晶体管的集成电路器件，该场效应晶体管包括具有第一层和第二层的源极区和漏极区。在沟道区的平面下方形成第一层。第一层包括掺杂硅和碳，其晶格结构小于硅的晶格结构。第二层形成在第一层上方并高出沟道区的平面。第二层由含有掺杂外延生长硅的材料形成。第二层的碳原子分数小于第一层的碳原子分数的一半。第一层在沟道区的表面下方形成至少10nm的深度。这种结构促进了形成浅结的源极/漏极延伸区的形成。这种器件提供了具有低阻抗的源极和漏极同时相对更能够抵抗短沟道效应。

【技术实现步骤摘要】
设计的用于η型MOSFET的源极/漏极区
[0001 ] 本专利技术涉及具有η型MOSFET的集成电路器件及其制造方法。
技术介绍
随着集成电路器件的按比例缩小，设计师们面临着在短沟道效应与源极/漏极阻抗之间作出权衡。用以减小阻抗的更重的源极/漏极掺杂增大了结深和相关的短沟道效应。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路器件，包括:半导体主体，含有晶体硅；场效应晶体管，形成在半导体主体上，晶体管包括栅极、源极区、漏极区和沟道区，沟道区具有表面；第一层，包括在源极区和漏极区中且位于沟道表面所处平面的下方，第一层包括掺杂SiC并且第一层的晶格结构小于娃的晶格结构；以及第二层，位于第一层上方，第二层包括掺杂外延生长硅，第二层的一部分高出沟道表面所处的平面；其中，第二层的碳原子分数小于第一层的碳原子分数的一半；以及其中，第一层的一部分位于沟道表面所处平面的下方至少10nm。优选地，第一层的碳原子分数在约1%至约2.5%的范围内。优选地，第二层的磷浓度在2.5e20atom/cm3至le22atom/cm3的范围内，以及第一层的憐浓度小于2.5e20atom/cm3本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：半导体主体，含有晶体硅；场效应晶体管，形成在所述半导体主体上，所述晶体管包括栅极、源极区、漏极区和沟道区，所述沟道区具有表面；第一层，包括在所述源极区和所述漏极区中且位于所述沟道表面所处平面的下方，所述第一层包括掺杂SiC并且所述第一层的晶格结构小于硅的晶格结构；以及第二层，位于所述第一层上方，所述第二层包括掺杂外延生长硅，所述第二层的一部分高出所述沟道表面所处的平面；其中，所述第二层的碳原子分数小于所述第一层的碳原子分数的一半；以及其中，所述第一层的一部分位于所述沟道表面所处平面的下方至少10nm。

【技术特征摘要】
2013.03.07 US 13/788,5241.一种集成电路器件，包括: 半导体主体，含有晶体硅； 场效应晶体管，形成在所述半导体主体上，所述晶体管包括栅极、源极区、漏极区和沟道区，所述沟道区具有表面； 第一层，包括在所述源极区和所述漏极区中且位于所述沟道表面所处平面的下方，所述第一层包括掺杂SiC并且所述第一层的晶格结构小于娃的晶格结构；以及 第二层，位于所述第一层上方，所述第二层包括掺杂外延生长硅，所述第二层的一部分高出所述沟道表面所处的平面； 其中，所述第二层的碳原子分数小于所述第一层的碳原子分数的一半；以及 其中，所述第一层的一部分位于所述沟道表面所处平面的下方至少10nm。2.根据权利要求1所述的集成电路器件，其中，所述第一层的碳原子分数在约1%至约2.5%的范围内。3.根据权利要求1所述的集成电路器件，其中: 所述第二层的磷浓度在2.5e20atom/cm3至le22atom/cm3的范围内，以及 所述第一层的磷浓度小于2.5e20atom/cm3。4.根据权利要求1所述的集成电路器件，其中，所述第二层比所述沟道区的表面高至少 10nm。5.根据权利要求4所述的集成电路器件，其中，所述第二层延伸到所述沟道区的表面下方至少2nm的深度。6.根据权利要求5所述...

【专利技术属性】
技术研发人员：吕伟元，舒丽丽，黃俊鸿，李启弘，陈志辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71