一种阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板制备方法、阵列基板、显示装置，用于解决现有技术存在的阵列基板制备过程中使用的掩膜板数量多且制备成本高的问题。本发明专利技术提供的阵列基板的制备方法、阵列基板、显示装置，由于将刻蚀阻挡层采用钝化层的掩膜板制备，减少了阵列基板制备构成中使用的掩膜板，降低了制备成本。

【技术实现步骤摘要】
一种阵列基板及其制备方法、显示装置
本专利技术涉及显示
，具体地，涉及一种阵列基板及其制备方法、显示装置。
技术介绍
在薄膜晶体管液晶显示器和有机电致发光(Active Matrix/Organic LightEmitting D1de, AMOLED)显不器领域，以铟嫁锌氧化物(indium gallium zincoxide, IGZO)为代表的氧化物半导体材料成为热点。目前IGZO薄膜晶体管阵列基板的结构主要有刻蚀阻挡型、背沟道刻蚀型和共面型三种类型，其中制作工艺比较简单的是刻蚀阻挡型，IGZO上的刻蚀阻挡层(ESL)，可以在形成源漏电极(S/D)时保护IGZO层不被破坏，从而提高IGZO的性能，刻蚀阻挡层的材料一般为SiNx或者S1x。但是刻蚀阻挡层的形成需要一次额外的光刻工艺，增加了制作工艺流程。 图1为现有的IGZO薄膜晶体管阵列基板的结构示意图，其中。所述阵列基板包括:基板I ;形成在基板I上的栅电极2 ;形成在栅电极2的栅绝缘层3 ;形成在栅绝缘层3上的IGZO有源层4 ;形成在有源层4上的刻蚀阻挡层5 (Etch Stop Layer, ESL)、源、漏电极6 ；源、漏电极6之上形成的钝化层7 ;形成在钝化层7上的像素电极8。 上述IGZO薄膜晶体管阵列基板的制造工艺如下:通过6次构图工艺在基板I依次形成上述各层，其中，构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺，使用的掩膜板依次为栅电极掩膜板，有源层掩膜板，刻蚀阻挡层掩膜板，源、漏电极掩膜板，钝化层掩膜板，像素电极掩膜板。上述阵列基板的制造过程包括了 6次构图工艺，每次构图工艺都用到一块不同的掩膜板，导致该阵列基板的制造成本较高。
技术实现思路
解决上述问题所采用的技术方案是一种节省掩膜板的阵列基板的制备方法，其技术方案如下: 一种阵列基板的制备方法，包括以下步骤: 在衬底上通过构图工艺形成包括有源层的图形； 在形成有源层的所述衬底上沉积刻蚀阻挡层； 在所述刻蚀阻挡层上沉积第一导电层，通过构图工艺形成所述第一导电层图形； 在形成第一导电层图形的所述衬底上形成钝化层，通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形。 优选的是，所述钝化层在与所述第一导电层图形的对应位置具有贯穿所述钝化层的第一开口； 所述钝化层和所述刻蚀阻挡层在与所述有源层图形的对应位置具有贯穿所述钝化层和所述刻蚀阻挡层的第二开口和第三开口，所述第二开口位于所述第一开口和所述第三开口之间。 优选的是，在形成所述钝化层图形的所述衬底上沉积第二导电层，通过构图工艺形成所述第二导电层图形； 所述第二导电层具有通过所述第一开口和所述第二开口将所述第一导电层与所述有源层电性连接的第一部分； 所述第二导电层具有通过所述第三开口与所述有源层连接的第二部分。 优选的是，所述第二导电层还具有与所述第二部分连接的第三部分。 优选的是，所述第二导电层的第一部分包括源极、所述第二部分包括漏极、所述第三部分包括像素电极。 优选的是，所述第一导电层图形包括数据线图形。 优选的是，所述第一导电层和第二导电层的刻蚀采用湿法刻蚀。 优选的是，所述钝化层和刻蚀阻挡层的刻蚀采用干法刻蚀。 优选的是，所述有源层是采用铟镓锌氧化物制备的。 优选的是，在形成有源层的图形之前还包括:通过构图工艺形成栅电极层和栅极绝缘层的步骤。 本专利技术的另一目的是提供一种阵列基板，所述阵列基板是采用上述阵列基板的制备方法制备的。 本专利技术的另一目的是提供一种显示装置，所述显示装置包括上述的阵列基板。 本专利技术提供的阵列基板及其制备方法、显示装置，由于通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形，这样可以将刻蚀阻挡层采用钝化层的掩膜板制备，减少了阵列基板制备过程中使用的掩膜板，降低了制备成本。 【附图说明】 图1为现有技术中阵列基板的剖视示意图； 图2为本专利技术实施例1中的阵列基板形成栅电极后的剖视示意图； 图3为本专利技术实施例1中的阵列基板形成栅极绝缘层后的剖视示意图； 图4为本专利技术实施例1中的阵列基板形成有源层后的剖视示意图； 图5为本专利技术实施例1中的阵列基板沉积刻蚀阻挡层后的剖视示意图； 图6为本专利技术实施例1中的阵列基板形成数据线图形后的剖视示意图； 图7为本专利技术实施例1中的阵列基板完成钝化层和刻蚀阻挡层的刻蚀后的剖视示意图； 图8为本专利技术实施例1中的阵列基板形成源、漏极及像素电极后的剖视示意图； 附图标记说明: 1.基板；2.栅电极；3.栅电极绝缘层；4.有源层；5.刻蚀阻挡层；6.数据线；7.钝化层；8.像素电极；91.第一开口 ；92.第二开口 ；93.第三开口 ；10.源极；11.漏极。 【具体实施方式】 为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和【具体实施方式】对本专利技术作进一步详细描述。 实施例1: 如图2-7所示，本实施例提供一种阵列基板的制备方法，包括以下步骤: 步骤1:在衬底上通过构图工艺形成包括有源层的图形； 步骤2:在形成有源层的所述衬底上沉积刻蚀阻挡层； 步骤3:在所述刻蚀阻挡层上沉积第一导电层，通过构图工艺形成所述第一导电层图形； 步骤4:在形成第一导电层图形的所述衬底上形成钝化层，通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形。 本实施例中钝化层与刻蚀阻挡层通过一次构图工艺形成，相对现有技术减少了刻蚀阻挡层掩膜板，降低了阵列基板的制备成本。 下面更进一步说明本专利技术的实施例， I)通过构图工艺形成包括栅电极的图形 如图2所示，通过构图工艺在基板I上形成栅电极2。 可以采用溅射、热蒸发或其它成膜方法，在基板I形成栅导电层，栅导电层可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)、铟锌氧化物(IZO)、铟锡氧化物(ITO)及其合金，并且，栅导电层可以为一层或多层；然后，在栅导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对栅导电层进行刻蚀，形成栅电极2的图形；最后，剥离剩余的光刻胶。 2)沉积栅电极绝缘层 如图3所示，接着，可以采用等离子体增强化学气相沉积(PECVD)等方法，在所述基板I上沉积栅电极绝缘层3。其中，栅电极绝缘层3可以选用氧化物(例如S1x)或者氮化物(例如SiNx)等材料，也可以为两种的组合。 3)通过构图工艺形成包括有源层的图形 如图4所示，首先，可以采用溅射等方法，在所述基板I上形成半导体层，半导体层为IGZO基材料。应当理解的是，半导体层也可以采用金属氧化物半导体层，例如，ZnO基材料；然后，在半导体层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对半导体层进行刻蚀，形成有源层4的图形；最后，剥离剩余的光刻胶。 4)沉积刻蚀阻挡层 如图5所示，可以采用PECVD等方法，在所述基板I上形成刻蚀阻挡层5，刻蚀阻挡层5可以采用SiNx或S1x等材料，也可以为两种的组合。 5)通过构图工艺形成包括数据线图形 如图6所示，首先，可以采用溅射、热蒸发或其它本文档来自技高网...

【技术保护点】
一种阵列基板的制备方法，其特征在于，包括以下步骤：在衬底上通过构图工艺形成包括有源层的图形；在形成有源层的所述衬底上沉积刻蚀阻挡层；在所述刻蚀阻挡层上沉积第一导电层，通过构图工艺形成所述第一导电层图形；在形成第一导电层图形的所述衬底上形成钝化层，通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形。

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，包括以下步骤: 在衬底上通过构图工艺形成包括有源层的图形； 在形成有源层的所述衬底上沉积刻蚀阻挡层； 在所述刻蚀阻挡层上沉积第一导电层，通过构图工艺形成所述第一导电层图形； 在形成第一导电层图形的所述衬底上形成钝化层，通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形。2.权利要求1所述阵列基板的制备方法，其特征在于， 所述钝化层在与所述第一导电层图形的对应位置具有贯穿所述钝化层的第一开口； 所述钝化层和所述刻蚀阻挡层在与所述有源层图形的对应位置具有贯穿所述钝化层和所述刻蚀阻挡层的第二开口和第三开口，所述第二开口位于所述第一开口和所述第三开口之间。3.权利要求2所述阵列基板的制备方法，其特征在于， 在形成所述钝化层图形的所述衬底上沉积第二导电层，通过构图工艺形成所述第二导电层图形； 所述第二导电层具有通过所述第一开口和所述第二开口将所述第一导电层与所述有源层电性连接的第一部分； 所述第二导电层具有通过所述第三开口与所述有源层连接的第二部分。4....

【专利技术属性】
技术研发人员：白金超，郭总杰，丁向前，刘耀，刘晓伟，张逵，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11