【技术实现步骤摘要】
本专利技术涉及一种半导体装置,尤指一种能提高信赖性及产品良率的。
技术介绍
随着电子产业的蓬勃发展,电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术,例如芯片尺寸构装(Chip Scale Package, CSP)、芯片直接贴附封装(Direct Chip Attached, DCA)或多芯片模块封装(Multi — Chip Module, MCM)等覆晶型态的封装模块、或将芯片立体堆栈化整合为三维集成电路(3D IC)芯片堆栈技术等。 图1为现有半导体封装件I的剖面示意图,该半导体封装件I通过于一封装基板18与半导体芯片11之间设置一娃中介板(Through Silicon interposer, TSI) 10,该娃中介板10具有导电娃穿孔(Through-silicon via, TSV)100及形成于该导电娃穿孔100上的线路重布结构(Redistribut1n layer, RDL) 15,令该线路重布结构15藉由多个导电组件14电性结合间距较大的封装基板18的焊垫180,并以粘着材12包覆该些导电组件14,而间距较小的半导体芯片11的电极垫110藉由多个焊锡凸块13电性结合该导电硅穿孔100,再以粘着材12包覆该些焊锡凸块13。 若该半导体芯片11直接结合至该封装基板18上,因半导体芯片11与封装基板18两者的热膨胀系数的差异甚大,所以半导体芯片11外围的焊锡凸块13不易与封装基板18上对应的焊垫180形成良好的接合,致使焊锡凸块13自封装基板18上剥离。另一方面,因半导体芯片11与封装基板 ...
【技术保护点】
一种半导体装置,其包括:半导体基板,其具有多个导电穿孔,且该导电穿孔的端面外露于该半导体基板;缓冲材,其形成于该半导体基板上并外露出该导电穿孔的端面;以及多个电性接触垫,其分别形成于各该导电穿孔的端面上且电性连接该导电穿孔,并覆盖该缓冲材。
【技术特征摘要】
2013.09.09 TW 1021323791.一种半导体装置,其包括: 半导体基板,其具有多个导电穿孔,且该导电穿孔的端面外露于该半导体基板; 缓冲材,其形成于该半导体基板上并外露出该导电穿孔的端面;以及 多个电性接触垫,其分别形成于各该导电穿孔的端面上且电性连接该导电穿孔,并覆盖该缓冲材。2.根据权利要求1所述的半导体装置,其特征在于,该半导体基板表面还具有绝缘层,使该缓冲材形成于该绝缘层上。3.根据权利要求1所述的半导体装置,其特征在于,该缓冲材位于该导电穿孔的端面周围。4.根据权利要求3所述的半导体装置,其特征在于,该缓冲材与该导电穿孔的端面边缘对齐。5.根据权利要求1所述的半导体装置,其特征在于,该缓冲材还形成于该导电穿孔的端面的局部表面上。6.一种半导体装置,包括: 半导体基板,其具有多个导电穿孔,该导电穿孔的端面外露于该半导体基板; 线路重布结构,其形成于该半导体基板与该导电穿孔的端面上并电性连接各该导电穿孔,且该线路重布结构具有多个垫部; 缓冲材,其形成于各该垫部的局部表面上;以及 多个电性接触垫,其分别形成于各该垫部上且电性连接该垫部,并覆盖该缓冲材。7.根据权利要求6所述的半导体装置,其特征在于,该半导体基板表面还具有绝缘层,使该线路重布结构形成于该绝缘层上。8.根据权利要求6或7所述的半导体装置,其特征在于,该线路重布结构具有相叠的至少一线路层与介电层,该线路层具有该垫部,且该线路层电性连接该导电穿孔,又该介电层形成于该线路层上并具有开孔,以令该垫部外露于该开孔。9.根据权利要求8所述的半导体装置,其特征在于,形成该介电层的材质为氧化硅、氮化硅或聚对二唑苯。10.根据权利要求8所述的半导体装置,其特征在于,该缓冲材对应该开孔的孔壁而位于该垫部的边缘。11.根据权利要求1或6所述的半导体装置,其特征在于,该半导体基板为含硅的板体。12.根据权利要求1或6所述的半导体装置,其特征在于,该缓冲材呈环状。13.根据权利要求1或6所述的半导体装置,其特征在于,该缓冲材为聚酰亚胺、聚对二唑苯或苯环丁烯。14.根据权利要求1或6所述的半导体装置,其特征在于,该装置还包括凸块底下金属层,其形成于该电性接触垫上。15.根据权利要求2或7所述的半导体装置,其特征在于,该绝缘层的表面与该导电穿孔的端面齐平。16.根据权利要求2或7所述的半导体装置,其特征在于,形成该绝缘层的材质为氧化硅、氮化硅或聚对二唑苯。17.一种半导体装置的制法,其包括:...
【专利技术属性】
技术研发人员:曾文聪,赖顗喆,邱世冠,叶懋华,
申请(专利权)人:矽品精密工业股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。