半导体装置的接垫结构制造方法及图纸

一种半导体装置的接垫结构，包括：第一导电层，设置于一第一介电层的一部内，具有第一表面积；第二介电层，设置于该第一介电层与该第一导电层上；第一导电介层物，设置于该第二介电层的一部内，具有第二表面积；第三介电层，设置于该第二介电层与该第一导电介层物上；第二导电层，设置于该第三介电层的一部内，具有第三表面积；保护层，设置于该第二导电层与该第三介电层上；以及开口，设置于该保护层内，部分露出该第二导电层，且该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1～0.43:0.42:1的比例。本发明专利技术具有较佳的结构强度，于半导体装置的尺寸更为微缩时不会因测试与封装等制程因素而造成毁损，可确保包括接垫结构的半导体装置的寿命与可靠度。

【技术实现步骤摘要】
半导体装置的接垫结构
本专利技术关于半导体装置，且特别是关于一种半导体装置的接垫结构。
技术介绍
一般而言，半导体装置的制作是于一晶圆上通过依序地沉积与图案化多个绝缘、导电及半导体的材料膜层而形成。通常，形成于半导体装置的最上方的众多材料膜层构成了用于电性连结位于晶圆内的下方主动区域与元件的一接垫结构(bondingstructure)，而于后续制程之中则可针对此接垫结构进行如探针测试(probetesting)的测试相关制程或打线接合(wirebonding)的封装相关制程。然而，随着半导体制程的微缩，便需要针对接垫结构进行改良，以使其在进行探针测试(probingtest)或打线接合(wirebonding)等测试封装相关制程施行时仍具有一定的结构强度，以确保半导体装置的使用寿命与可靠度。
技术实现思路
有鉴于此，本专利技术提供了一种半导体装置的接垫结构，其具有较佳的结构强度，可于半导体装置的尺寸更为微缩时仍不会因测试与封装等制程因素而造成毁损，进而可确保包括接垫结构的半导体装置的寿命与可靠度。依据一实施例，本专利技术的一种半导体装置的接垫结构，包括：一第一导电层，设置于一第一介电层的内部，其中，该第一导电层具有一第一表面积；一第二介电层，设置于该第一介电层与该第一导电层上；一第一导电介层物，设置于该第二介电层的内部，并位于该第一导电层上，其中，该第一导电介层物具有一第二表面积；一第三介电层，设置于该第二介电层与该第一导电介层物上；一第二导电层，设置于该第三介电层的内部，并位于该第一导电介层物上，其中：该第二导电层具有一第三表面积；一保护层，设置于该第二导电层与该第三介电层上；以及一开口，设置于该保护层内，以部分露出该第二导电层，其中该第一导电层与该第一导电介层物大体对准该第二导电层的中心处而设置，且该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1～0.43:0.42:1的比例。在优选的实施方式中，该第二导电层为四边形的一平板状外形，该第一导电介层物与该第一导电层均为八边形的一平板状外形。在优选的实施方式中，该第一介电层、该第二介电层与该第三介电层的材料包括氧化硅、氮化硅或低介电常数介电材料。在优选的实施方式中，该保护层的材料包括聚亚酰胺或氮化硅。在优选的实施方式中，该第一导电层、该第二导电层与该第一导电介层物的材料包括钨、铝或铜。在优选的实施方式中，还包括：一对第三导电层，分别设置于该第一介电层的内部且位于该第一导电层的相对侧；以及多个第二导电介层物，分别设置于该第二介电层的内部且位于该第一导电介层物的相对侧并位于该些第三导电层上，该多个第二导电介层物电性连结该第三导电层与该第二导电层，该些第三导电层为长条状外形并分别具有一第四表面积，该些第二导电介层物形成经规则排列的一对阵列物，该些阵列物具有一总表面积，该第四表面积与该第三表面积之间具有介于0.06:1～0.28:1的比例，该总表面积与该第三表面积之间具有介于0.001:1～0.002:1的比例。在优选的实施方式中，该些第三导电层与该些第二导电介层物的材料包括钨、铝或铜。在优选的实施方式中，还包括：一第四介电层，位于该第一介电层之下；多个第二导电介层物，设置于该第四介电层内并实体接触该第一导电层。在优选的实施方式中，该第四介电层的厚度分别大于该第一介电层、第二介电层与该第三介电层的厚度。在优选的实施方式中，该第四介电层的材料包括氧化硅、氮化硅或低介电常数介电材料，该些第二导电介层物的材料包括钨、铝或铜。本专利技术的半导体装置的接垫结构的特点及优点是：该半导体装置的接垫结构具有较佳的结构强度，可于半导体装置的尺寸更为微缩时仍不会因测试与封装等制程因素而造成毁损，进而可确保包括接垫结构的半导体装置的寿命与可靠度。附图说明图1绘示依据本专利技术一实施例的一接垫结构的剖面图。图2为依据图1绘示的一接垫结构一部的上视图。图3为依据图1绘示的一接垫结构另一部的上视图。图4绘示依据本专利技术一实施例的接垫结构的剖面图。图5为依据图4绘示本专利技术一实施例的接垫结构一部的上视图。图6为依据图4绘示本专利技术一实施例的接垫结构另一部的上视图。图7绘示依据本专利技术另一实施例的接垫结构的剖面图。元件符号说明100……半导体结构102……介电层104a、104b、104c……导电层106a、106b……导电介层物110……保护层112……开口120……裂痕200……接垫结构400……半导体装置500……半导体结构502……介电层504a、504b、504c、504d……导电层506a、506b、506c……导电介层物510……保护层512……开口600、600’……接垫结构800……半导体装置具体实施方式为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的附图，详细说明如下。图1绘示依据本专利技术一实施例的一半导体装置400的一接垫结构的剖面图。请参照图1，半导体装置400主要包括一半导体结构100、依序形成于半导体结构100上的多个介电层102、分别位于此些介电层102内的多个导电层(conductivelayers)104a、导电层104b、导电层104c与多个导电介层物(conductivevias)106a、导电介层物106b、以及设置于最上方介电层102上的一保护层(passivationlayer)110。其中，于一实施例中，半导体结构100包括如硅材质的一半导体基板(未显示)，而于此半导体基板之上及/或之内形成有如电晶体、二极体的多个主动元件(activeelements)，以及如电阻、电容、电感等多个被动元件(passiveelements)、以及如导线、导电接触物、导电介层物等多个导电元件(conductiveelements)，进而构成了具有特定功能的一积体电路(integratedcircuits，未显示)。然而，基于简化图示的目的，在此半导体基板以及形成于其上/其内的前述元件于图1内仅采用一具平整表面的半导体结构100所绘示，而并未详细绘示半导体基板以及相关元件的详细设置情形。另外，形成于半导体结构100上的此些介电层102以及设置于其内的此些导电层104a、导电层104b、导电层104c与导电介层物106a、导电介层物106b则构成了半导体装置400内的一接垫结构200，此接垫结构200可电性连结于半导体装置400内的积体电路(未显示)。另外，于保护层110内形成有一开口112，而此开口112部分露出了设置于最上方的介电层102内的一导电层104c的一部，而开口112所露出的导电层104c的部分则做为后续测试或封装等相关制程中所应用的一接垫(bondingpad)。再者，分别形成于导电层104c下方的多个介电层102内导电层104b与导电层104a也可做为支撑元件与导电元件之用，以结构性地支撑其上方的导电层104c以及电性连结导电层104c与半导体装置400内的积体电路。而分别设置于此些导电层104a、导电层104b与导电层104c之间的多个介电层102内的导电介层物106a与导电介层物106b则做内连元件之用，以实体且电性地连结此些导电层104a、导电层104b与导电层104c。于一实施例中，保护层110可包括如本文档来自技高网...

【技术保护点】
一种半导体装置的接垫结构，其特征在于，包括：一第一导电层，设置于一第一介电层的一部内，其中，该第一导电层具有一第一表面积；一第二介电层，设置于该第一介电层与该第一导电层上；一第一导电介层物，设置于该第二介电层的一部内，并位于该第一导电层上，其中，该第一导电介层物具有一第二表面积；一第三介电层，设置于该第二介电层与该第一导电介层物上；一第二导电层，设置于该第三介电层的一部内，并位于该第一导电介层物上，其中，该第二导电层具有一第三表面积；一保护层，设置于该第二导电层与该第三介电层上；以及一开口，设置于该保护层内，部分露出该第二导电层，其中该第一导电层与该第一导电介层物对准该第二导电层的中心处而设置，该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1～0.43:0.42:1的比例。

【技术特征摘要】
1.一种半导体装置的接垫结构，其特征在于，包括：一第一导电层，设置于一第一介电层的内部，其中，该第一导电层具有一第一表面积；一第二介电层，设置于该第一介电层与该第一导电层上；一第一导电介层物，设置于该第二介电层的内部，并位于该第一导电层上，其中，该第一导电介层物具有一第二表面积；一第三介电层，设置于该第二介电层与该第一导电介层物上；一第二导电层，设置于该第三介电层的内部，并位于该第一导电介层物上，其中，该第二导电层具有一第三表面积；一保护层，设置于该第二导电层与该第三介电层上；以及一开口，设置于该保护层内，部分露出该第二导电层，其中该第一导电层与该第一导电介层物对准该第二导电层的中心处而设置，该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1～0.43:0.42:1的比例。2.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第二导电层为四边形的一平板状外形，该第一导电介层物与该第一导电层均为八边形的一平板状外形。3.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第一介电层、该第二介电层与该第三介电层的材料包括氧化硅、氮化硅或低介电常数介电材料。4.如权利要求1所述的半导体装置的接垫结构，其特征在于，该保护层的材料包括聚亚酰胺或氮化硅。5.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第一导电层、该第二导电...

【专利技术属性】
技术研发人员：廖修汉，庄哲辅，蔡耀庭，陈鹤庭，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71