一种半导体器件及其形成方法技术

一种半导体器件及其形成方法。其中，在所述半导体器件形成方法中，在形成覆盖上、下电极板后的隔离层后，在隔离层上方形成压力缓冲层，之后在于所述压力缓冲层上形成层间介质层。所述压力缓冲层可有效减小位于所述压力缓冲层上的层间介质层所施加于所述上、下电极板上的压力，从而有效避所述上、下电极板出现形变等损伤，以提高第一导电插塞和第二导电插塞与所述上、下电极板的连接强度。

【技术实现步骤摘要】

本专利技术涉及半导体制备领域，尤其是涉及。
技术介绍
电容器是集成电路(简称IC)中的重要组成单元，广泛运用于存储器、微波、射频、 智能卡和滤波等芯片中。 随着半导体集成电路制造技术的不断进步，集成电路的集成度不断提升，器件的 尺寸也不断缩小。对于电容器，提高电容密度是电容器发展的重要课题。 现有电容器通常包括：结电容、栅电容、金属-金属（Intra-metal)电容等等。其 中，在高电容密度的场合，结电容、栅电容的线性度及品质因数都较差，且击穿电压低，适用 性不强；而金属-金属（Intra-metal)电容的线性特征要远好于其他类型的电容，因而具有 更好的精度，能更好的满足高电容密度场合的需要。 MIM(metal-insulator-metal)电容是常见的一种金属-金属电容。参考图1所 不，MIM电容嵌于层间介质层11中。一个MIM电容包括了下电极板21、上电极板22以及间 于上、下电极板之间的电介质层12。金属层-电介质层-金属层的结构产生足量的电容。 MIM电容的上电极板22和下电极板21分别通过层间介质层11中的导电插塞30与金属互 连层41和42连接，以作为输出端和输入端。 在实际制备过程中，在MM电容的上、下电极板21和22和导电插塞30的连接处 50常常出现开裂现象。该开裂现象直接导致MIM电容失效，致使集成电路的电阻电容急剧 增大，从而导致集成电路性能降低。 为此，如何增强MM电容的上、下电极板与导电插塞的连接强度是本领域技术人 员亟需解决的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体器件以及形成方法，从而有效提高MIM电容 中的金属层和导电插塞的连接强度。 本专利技术所提供的一种半导体器件的形成方法，包括： 提供半导体衬底； 在所述半导体衬底上形成下电极板； 在所述下电极板的部分区域上形成电介质层； 在所述电介质层上形成上电极板； 在所述半导体衬底上形成隔离层，所述隔离层覆盖所述上电极板、电介质层和下 电极板； 在所述隔离层上形成至少一层压力缓冲层； 在每一层压力缓冲层上均形成层间介质层； 在所述上电极板上的层间介质层、压力缓冲层和隔离层内形成第一通孔，直至露 出所述上电极板； 在除所述部分区域外的下电极板上的层间介质层、压力缓冲层和隔离层内形成第 二通孔，直至露出所述下电极板； 在所述第一通孔内形成第一导电插塞，在所述第二通孔内形成第二导电插塞。 可选地，所述压力缓冲层的形成工艺为CVD工艺。 可选地，所述压力缓冲层的形成工艺包括： 在温度为350?450°C、压力为2?5托、射频能量为30?IOOw条件下，通入二乙 烯基硅氧烷-双苯丙环丁烯形成所述压力缓冲层。 本专利技术还提供了一种半导体器件，包括： 位于半导体衬底上的下电极板； 位于所述下电极板的部分区域上的电介质层； 位于所述电介质层上的上电极板； 位于所述半导体衬底上的隔离层，所述隔离层覆盖所述上电极板、电介质层和下 电极板； 位于所述隔离层上方的至少一层压力缓冲层； 位于每层压力缓冲层上的层间介质层； 位于所述上电极板上，且贯穿所述层间介质层、压力缓冲层和隔离层的第一导电 插塞，所述第一导电插塞与所述上电极板连接； 位于除所述部分区域外的下电极板上，且贯穿所述层间介质层、压力缓冲层和隔 离层的第二导电插塞，所述第二导电插塞与所述下电极板连接。 可选地，所述压力缓冲层的材料的K值为2. 0?3. 0,对所述压力缓冲层对其下方 的一层层间介质层或隔离层产生的压强值小于40MPa。 可选地，所述压力缓冲层的延展性为5?15%。 可选地，所述压力缓冲层的玻璃化温度彡400°C。 可选地，所述压力缓冲层的厚度与层间介质层的厚度比值为0. 2?1。 可选地，所述压力缓冲层的材料为苯丙环丁烯。 可选地，所述层间介质层的厚度为30?40丨(人。 可选地，所述上电极板与相邻的压力缓冲层的距离为1?2Κλ。 与现有技术相比，本专利技术的技术方案具有以下优点： 在隔离层上形成的压力缓冲层，可有效减小位于所述压力缓冲层上的层间介质层 所施加于所述上电极板和下电极板上的压力，从而有效避免所述上电极板和下电极板基于 层间介质层施加的压力而出现形变，进而避免基于上、下电极板的形变而造成的在导电插 塞和上、下电极板的连接处出现裂缝的现象，以提高导电插塞与所述上、下电极板间的连接 强度。 【附图说明】 图1是现有的MIM电容的结构示意图； 图2至图6是本专利技术实施例1提供的半导体器件的制备的流程结构示意图； 图7是本专利技术实施例2提供的半导体器件的结构示意图； 图8是本专利技术实施例1提供的半导体器件中压力缓冲层的测试参数图表； 图9是不同的方法和条件下形成的BCB层的玻璃化温度测试图。 【具体实施方式】 正如
技术介绍
所述，MIM电容可满足集成电路中高电容密度场合需要。然而，现有 的MIM电容的上、下电极板与导电插塞的连接处常常出现开裂现象，该现象极大地影响了 MM电容的性能。 继续参考图1所示，分析上述开裂现象的原因，主要是现有的MM电容的上、下极 板21和22采用铝或是铜等硬度较低的金属制成，且MM电容的上、下极板21和22埋于层 间介质层11中。现有的层间介质层大多采用氧化硅、氮化硅或是注入氧化铝等高K电介质 材料制成，其会产生大于100MP的压强(单位面积上产生的压应力数值)，因而位于所述上、 下极板21和22上方的层间介质层会对所述上、下极板21和22产生较大的压力作用，使得 MM电容的上、下极板21和22出现形变，进而致使所述上、下极板21和22在与导电插塞 30的连接处出现开裂现象。 为此，本专利技术提供了。在所述半导体器件的形成方 法中，在形成覆盖所述上电极板、下电极板的隔离层后，在所述隔离层上方形成压力缓冲 层，之后再于所述压力缓冲层上形成层间介质层。所述压力缓冲层可有效降低层间介质层 对所述上、下电极板所施加的压力，避免基于层间介质层所产生的压力而造成上、下电极板 出现形变等缺陷，并避免由此造成的在上、下电极板与导电插塞的连接处出现开裂现象。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施例作详细的说明。 实施例1 图2?图6为本实施例提供的半导体器件的形成方法的流程结构示意图。其具体 过程包括：参考图2所示，提供一半导体衬底100,在所述半导体衬底100上形成第一隔离 层110,在所述第一隔离层110上形成下电极板210 ;在所述下电极板210的部分区域上形 成电介质层220，使得所述电介质层220覆盖部分的所述下电极板210 ;之后，在所述电介质 层220上方形成上电极板230。 其中，所述半导体衬底100可以为硅衬底，也可以是锗、锗硅、砷化镓衬底或绝缘 体上硅衬底，常见的半导体衬底均可作为本实施例中的半导体衬底。 本实施例中，所述半导体衬底100为硅衬底。 所述第一隔离层110可选为氧化娃、氢倍半娃氧烧（Silsesquioxane)聚合物 (HSQ本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成下电极板；在所述下电极板的部分区域上形成电介质层；在所述电介质层上形成上电极板；在所述半导体衬底上形成隔离层，所述隔离层覆盖所述上电极板、电介质层和下电极板；在所述隔离层上形成至少一层压力缓冲层；在每一层压力缓冲层上均形成层间介质层；在所述上电极板上的层间介质层、压力缓冲层和隔离层内形成第一通孔，直至露出所述上电极板；在除所述部分区域外的下电极板上的层间介质层、压力缓冲层和隔离层内形成第二通孔，直至露出所述下电极板；在所述第一通孔内形成第一导电插塞，在所述第二通孔内形成第二导电插塞。

【技术特征摘要】
1. 一种半导体器件的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上形成下电极板； 在所述下电极板的部分区域上形成电介质层； 在所述电介质层上形成上电极板； 在所述半导体衬底上形成隔离层，所述隔离层覆盖所述上电极板、电介质层和下电极 板； 在所述隔离层上形成至少一层压力缓冲层； 在每一层压力缓冲层上均形成层间介质层； 在所述上电极板上的层间介质层、压力缓冲层和隔离层内形成第一通孔，直至露出所 述上电极板； 在除所述部分区域外的下电极板上的层间介质层、压力缓冲层和隔离层内形成第二通 孔，直至露出所述下电极板； 在所述第一通孔内形成第一导电插塞，在所述第二通孔内形成第二导电插塞。2. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的材料 的K值为2.0?3.0,对所述压力缓冲层对其下方的一层层间介质层或隔离层产生的压强值 小于40M化。3. 如权利要求2所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的延展 性为5?15〇/〇。4. 如权利要求2所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的玻璃 化温度> 40(TC。5. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的厚度 与所述层间介质层的厚度比值为0. 2?1。6. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的材料 为苯丙环下帰。7. 如权利要求6所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的形成 工艺为CVD工艺。8. 如权利要求7所述的半导体器件的形成方法，其特征在于，所述压力缓冲层的形成 工艺包括： 在温度为350?45(TC、压力为2?5巧、射频能量为30?lOOw条件下，通入二己帰基 娃氧焼-双苯丙环下帰形成所述压力缓冲层。9...

【专利技术属性】
技术研发人员：赵洪波，何作鹏，沈哲敏，戚德奎，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31