一种半导体芯片封装结构制造技术

本实用新型专利技术提供了一种半导体芯片封装结构，包括底板，其上具有多个独立的导电区域，至少一个芯片对，设置在底板上且与底板电连接，导电片，设置在芯片对上，与导电区域共同作用使芯片对中的第一芯片和第二芯片串联连接。本实用新型专利技术所述的半导体芯片封装结构，结构紧凑简单，能够通过导电片和底板进行双面散热，提高了器件的使用寿命和可靠性。

【技术实现步骤摘要】

本技术涉及芯片封装
具体地说涉及一种半导体芯片封装结构。
技术介绍
分立式封装的电力电子半导体器件广泛用于开关电源、逆变器和电机驱动器等众多场合。但分立式封装结构不但增大了器件的整体尺寸，还增加了芯片间的距离，因此分立式封装的电力电子半导体器件的连线常通过PCB板的预制导电线路相连，但这将会增大电路占用的三维空间，不利于电源系统的小型化。随着国家将“节能减排”提高到基本国策高度，能效标准不断提高，功率器件的发展趋势是：高击穿电压，低导通电阻，大电流，高工作温度，低开关损耗以及高开关速度。基于第三代半导体材料的功率器件开发，包括芯片材料、封装集成工艺以及封装关键材料等引起了包括学术界和工业界的广泛关注。众所周知，基于第三代半导体芯片封装的结构设计以及各种关键封装材料的共同作用将显著提升器件的综合性能。但国内外目前基于第三代半导体的芯片大多采用成熟的引线键合(wire bonding)技术封装或者类似wire bonding的衍生技术来实现。该类技术主要存在封装结构层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷。
技术实现思路
为此，本技术所要解决的技术问题在于现有技术中的半导体芯片封装结构，存在层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷，从而提供一种结构紧凑简单，能够双面散热的半导体芯片封装结构。为解决上述技术问题，本技术的技术方案如下：本技术提供了一种半导体芯片封装结构，包括：底板，其上具有多个独立的导电区域；至少一个芯片对，设置在所述底板上且与所述底板电连接；导电片，设置在所述芯片对上，与所述导电区域共同作用使所述芯片对中的第一芯片和第二芯片串联连接。本技术所述的半导体芯片封装结构，所述导电片的外表面为散热片形状。本技术所述的半导体芯片封装结构，所述导电片上刻蚀有绝缘槽，将所述导电片划分为控制端接触区和连接区域；所述控制端接触区与所述第一芯片的控制端电连接，所述连接区域与所述第一芯片的输出端以及所述第二芯片的输入端电连接。本技术所述的半导体芯片封装结构，所述导电区域包括：第一导电区域，与所述控制端接触区电连接；第二导电区域，与所述第一芯片的输入端电连接；第三导电区域，与所述第二芯片的控制端电连接；第四导电区域，与所述第二芯片的输出端电连接；第五导电区域，与所述连接区域电连接。本技术所述的半导体芯片封装结构，所述底板的导电金属层上刻蚀有多条绝缘槽，将所述导电金属层划分为多个独立的导电区域。本技术所述的半导体芯片封装结构，还包括：第一二极管芯片，设置在所述第二导电区域上，所述第一二极管芯片的负极通过所述第二导电区域与所述第一芯片的输入端电连接，所述第一二极管芯片的正极通过所述连接区域与所述第一芯片的输出端电连接；第二二极管芯片，设置在所述第四导电区域上，所述第二二极管芯片的正极通过所述第四导电区域与所述第二芯片的输出端电连接，所述第二二极管芯片的负极通过所述连接区域与所述第二芯片的输入端电连接。本技术所述的半导体芯片封装结构，所述第一芯片和所述第二芯片为可控半导体芯片。本技术所述的半导体芯片封装结构，所述底板包括覆铜陶瓷板、带有绝缘层的铝基板。本技术所述的半导体芯片封装结构，所述导电片为柔性铜薄片。本技术的上述技术方案相比现有技术具有以下优点：本技术提供了一种半导体芯片封装结构，包括底板，其上具有多个独立的导电区域，至少一个芯片对，设置在底板上且与底板电连接，导电片，设置在芯片对上，与导电区域共同作用使芯片对中的第一芯片和第二芯片串联连接。本技术所述的半导体芯片封装结构，结构紧凑简单，能够通过导电片和底板进行双面散热，提高了器件的使用寿命和可靠性。附图说明为了使本技术的内容更容易被清楚的理解，下面根据本技术的具体实施例并结合附图，对本技术作进一步详细的说明，其中图1是芯片外部未并联二极管时半导体芯片封装结构的示意图；图2是芯片外部未并联二极管时半导体芯片封装结构的爆炸图；图3是芯片外部并联二极管时半导体芯片封装结构的示意图；图4是芯片外部并联二极管时半导体芯片封装结构的爆炸图；图5是半导体芯片封装结构的电路拓扑图。图中附图标记表示为：1-底板，2-芯片对，3-导电片，4-第一二极管芯片，5-第二二极管芯片，11-第一导电区域，12-第二导电区域，13-第三导电区域，14-第四导电区域，15-第五导电区域，21-第一芯片，22-第二芯片，31-控制端接触区，32-连接区域，211-第一芯片的控制端，212-第一芯片的输出端，213-第一芯片的输入端，221-第二芯片的输入端，222-第二芯片的控制端，223-第二芯片的输出端。具体实施方式本实施例提供了一种半导体芯片封装结构，如图1、图2所示，包括：底板1，其上具有多个独立的导电区域；至少一个芯片对2，设置在所述底板1上且与所述底板1电连接；导电片3，设置在所述芯片对2上，与所述导电区域共同作用使所述芯片对2中的第一芯片21和第二芯片22串联连接。具体地，可以根据设计需求，在底板1上设置多个芯片对2，每个芯片对2都通过其对应的导电片3和导电区域的共同作用来实现第一芯片21和第二芯片22的串联。优选地，所述导电片3的外表面可以为散热片形状。具体地，散热片形状包括但不限于针状、柱状、片状或者翅状等形状，可以进一步增强导电片3的散热性能。优选地，所述导电片3上可以刻蚀有绝缘槽，将所述导电片3划分为控制端接触区31和连接区域32；所述控制端接触区31与所述第一芯片21的控制端211电连接，所述连接区域32与所述第一芯片21的输出端212以及所述第二芯片22的输入端221电连接。具体地，可以通过控制端接触区31向第一芯片21的控制端211输入控制信号，来控制第一芯片21的开启或关闭；通过连接区域32实现了第一芯片21的输出端212与第二芯片22的输入端221的电连接，使电流从第一芯片21的输出端212流出至连接区域32后，可以通过连接区域32流入第二芯片22的输入端。优选地，所述导电区域可以包括：第本文档来自技高网...

【技术保护点】
一种半导体芯片封装结构，其特征在于，包括：底板(1)，其上具有多个独立的导电区域；至少一个芯片对(2)，设置在所述底板(1)上且与所述底板(1)电连接；导电片(3)，设置在所述芯片对(2)上，与所述导电区域共同作用使所述芯片对(2)中的第一芯片(21)和第二芯片(22)串联连接。

【技术特征摘要】
1.一种半导体芯片封装结构，其特征在于，包括：
底板(1)，其上具有多个独立的导电区域；
至少一个芯片对(2)，设置在所述底板(1)上且与所述底板(1)电连
接；
导电片(3)，设置在所述芯片对(2)上，与所述导电区域共同作用使
所述芯片对(2)中的第一芯片(21)和第二芯片(22)串联连接。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述导电
片(3)的外表面为散热片形状。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述导电片(3)上刻蚀有绝缘槽，将所述导电片(3)划分为控制端接
触区(31)和连接区域(32)；
所述控制端接触区(31)与所述第一芯片(21)的控制端(211)电连
接，所述连接区域(32)与所述第一芯片(21)的输出端(212)以及所述
第二芯片(22)的输入端(221)电连接。
4.根据权利要求3所述的半导体芯片封装结构，其特征在于，所述导电
区域包括：
第一导电区域(11)，与所述控制端接触区(31)电连接；
第二导电区域(12)，与所述第一芯片(21)的输入端(213)电连接；
第三导电区域(13)，与所述第二芯片(22)的控制端(222)电连接；
第四导电区域(14)，与所述第二芯片(22)的输出端(223)电连接；
第五导电区域(15)，与...

【专利技术属性】
技术研发人员：梁嘉宁，徐国卿，刘玢玢，石印洲，宋志斌，常明，蹇林旎，
申请(专利权)人：深圳先进技术研究院，
类型：新型
国别省市：广东;44