阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法、显示装置，涉及显示技术领域，能够在栅极驱动信号的时序简单，栅极驱动电路的功耗小，且不需要改变现有的栅极驱动电路的结构的前提下，即可对像素电极进行预充电。该阵列基板包括衬底基板、位于所述衬底基板上的栅线和像素，每个所述像素包括第一薄膜晶体管和像素电极，第n条所述栅线控制第n行所述第一薄膜晶体管对第n行所述像素电极进行充电，其特征在于，每个所述像素还包括第二薄膜晶体管，第n-1条所述栅线控制第n行所述第二薄膜晶体管对第n行所述像素电极进行预充电，其中，n为大于等于2的正整数。本发明专利技术实施例还提供了一种包括上述阵列基板的显示装置。

【技术实现步骤摘要】
阵列基板及其制造方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制造方法、显示装置。
技术介绍
阵列基板上的像素可以为正极性(像素电极的电压大于公共电压)，也可以为负极性(像素电极的电压小于公共电压)，像素在长时间保持一个极性后，液晶分子中的带电的杂质粒子会逐渐聚集到液晶分子两个电极端，从而影响液晶分子的正常偏转，因此，为了避免上述状况的发生，可以使同一像素在相邻两帧中的极性相反，此时，相邻两帧的像素电极电压跨度较大，而一行像素电极的充电时间较短，使得像素电极充电不足。 具体地，像素电极的充电时间由其连接的栅线上施加的栅极驱动信号的持续时间决定，因此，可以通过调整栅极驱动电路输出栅极驱动信号的方式对像素电极进行预充电，以增加像素电极的充电时间。以相邻两行像素的极性相反的情况为例，栅极驱动信号同时被施加到第I行像素和第3行像素连接的栅线上，使得在对第I行像素电极进行充电的同时，对第3行像素电极进行预充电，当栅极驱动信号再次被施加到第3行像素连接的栅线时，对第3行像素电极进行充电，使得第3行像素电极充电充足，以此类推。 专利技术人发现，上述充电过程中，栅极驱动信号需要同时被施加在两条栅线上，栅极驱动信号的时序复杂，栅极驱动电路的功耗大，显示装置的功耗大，且需要改变现有的栅极驱动电路的结构。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制造方法、显示装置，能够在栅极驱动信号的时序简单，栅极驱动电路的功耗小，且不需要改变现有的栅极驱动电路的结构的前提下，即可对像素电极进行预充电。 为达到上述目的，本专利技术实施例采用如下技术方案: 一种阵列基板，包括衬底基板、位于所述衬底基板上的栅线和像素，每个所述像素包括第一薄膜晶体管和像素电极，第η条所述栅线控制第η行所述第一薄膜晶体管对第η行所述像素电极进行充电，每个所述像素还包括第二薄膜晶体管，第η-1条所述栅线控制第η行所述第二薄膜晶体管对第η行所述像素电极进行预充电，其中，η为大于等于2的正整数。 所述阵列基板还包括数据线和预充电线，第η行所述第一薄膜晶体管的栅极连接第η条所述栅线，源极连接所述数据线，漏极连接第η行所述像素电极，第η行所述第二薄膜晶体管的栅极连接第η-1条所述栅线，源极连接所述预充电线，漏极连接第η行所述像素电极。 所述预充电线为公共电极线。 所述预充电线在所述衬底基板上的垂直投影，与所述第二薄膜晶体管的源极、漏极在所述衬底基板上的垂直投影无交叠。 所述第一薄膜晶体管和所述第二薄膜晶体管的结构相同。 所述阵列基板包括依次设置于所述衬底基板上的栅极金属层、栅极绝缘层、半导体层、源漏极金属层、钝化层和所述像素电极； 所述栅极金属层包括所述栅线、所述预充电线、所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极的图形； 所述半导体层包括所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的图形； 所述源漏极金属层包括所述数据线、所述第一薄膜晶体管的源极、漏极和所述第二薄膜晶体管的源极、漏极的图形； 所述阵列基板还包括贯穿所述钝化层的第一过孔、第二过孔、第三过孔和贯穿所述钝化层和所述栅极绝缘层的第四过孔； 其中，第η行所述第一薄膜晶体管的漏极通过所述第一过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的漏极通过所述第二过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的源极通过填充于所述第三过孔和所述第四过孔内的搭桥与所述预充电线电连接。 所述阵列基板包括依次设置于所述衬底基板上的源漏极金属层、半导体层、栅极绝缘层、栅极金属层、钝化层和所述像素电极； 所述源漏极金属层包括所述数据线、所述第一薄膜晶体管的源极、漏极和所述第二薄膜晶体管的源极、漏极的图形； 所述半导体层包括所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的图形； 所述栅极金属层包括所述栅线、所述预充电线、所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极的图形； 所述阵列基板还包括贯穿所述钝化层和所述栅极绝缘层的第一过孔、第二过孔、第三过孔和贯穿所述钝化层的第四过孔； 其中，第η行所述第一薄膜晶体管的漏极通过所述第一过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的漏极通过所述第二过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的源极通过填充于所述第三过孔和所述第四过孔内的搭桥与所述预充电线电连接。 本专利技术实施例提供了一种如上所述的阵列基板，当第η-1条栅线打开时，第η行的第二薄膜晶体管开启，从而对第η行像素电极进行了预充电，当第η条栅线打开时，第η行第一薄膜晶体管对第η行像素电极进行充电，因此，在对每行像素电极充电的过程中，每条栅线只打开一次且每次只有一条栅线打开，使得栅极驱动信号每次只施加在一条栅线上，从而使得栅极驱动信号的时序简单，栅极驱动电路的功耗小，且不需要改变现有的栅极驱动电路的结构，即可对每行像素电极进行预充电，增加每行像素电极的充电时间，使得每行像素电极充电充足。 此外，本专利技术实施例还提供了一种显示装置，所述显示装置包括上述阵列基板。 进一步地，本专利技术实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法包括: 形成包括栅线的图形； 形成第一薄膜晶体管和第二薄膜晶体管； 形成像素电极，以形成包括所述第一薄膜晶体管、所述第二薄膜晶体管和所述像素电极的像素； 其中，第η条所述栅线控制第η行所述第一薄膜晶体管对第η行所述像素电极进行充电，第η-1条所述栅线控制第η行所述第二薄膜晶体管对第η行所述像素电极进行预充电，其中，η为大于等于2的正整数。 所述形成包括栅线的图形，形成第一薄膜晶体管和第二薄膜晶体管，包括: 在衬底基板上形成栅极金属层，通过一次构图工艺，形成包括所述栅线、预充电线、所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极的图形； 在形成有所述栅线、所述预充电线、所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极的所述衬底基板上，形成栅极绝缘层； 在形成有所述栅极绝缘层的所述衬底基板上形成半导体层和源漏极金属层，通过一次构图工艺，形成包括所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层、所述数据线、所述第一薄膜晶体管的源极、漏极及所述第二薄膜晶体管的源极、漏极的图形。 所述形成像素电极，之前包括: 在形成有所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层、所述数据线、所述第一薄膜晶体管的源极、漏极及所述第二薄膜晶体管的源极、漏极的所述衬底基板上，形成钝化层，通过一次构图工艺，形成包括贯穿所述钝化层的第一过孔、第二过孔、第三过孔和贯穿所述钝化层和所述栅极绝缘层的第四过孔； 所述形成像素电极，包括: 在形成有所述钝化层、所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔的所述衬底基板上形成像素电极材料层；通过一次构图工艺，形成包括所述像素电极和搭桥的图形； 其中，第η行所述像素电极通过所述第一过孔与第η行所述第一薄膜晶体管的漏极电连接，第η行所述第二薄膜晶体管的漏极通过所述第二过孔与第η行所述像素电极电连接，第η行所述第二薄膜晶体管的源极通过填充于所述第三过孔和所述第四过孔内的搭桥与所述本文档来自技高网...

【技术保护点】
一种阵列基板，包括衬底基板、位于所述衬底基板上的栅线和像素，每个所述像素包括第一薄膜晶体管和像素电极，第n条所述栅线控制第n行所述第一薄膜晶体管对第n行所述像素电极进行充电，每个所述像素还包括第二薄膜晶体管，第n‑1条所述栅线控制第n行所述第二薄膜晶体管对第n行所述像素电极进行预充电，其中，n为大于等于2的正整数。

【技术特征摘要】
1.一种阵列基板，包括衬底基板、位于所述衬底基板上的栅线和像素，每个所述像素包括第一薄膜晶体管和像素电极，第η条所述栅线控制第η行所述第一薄膜晶体管对第η行所述像素电极进行充电，每个所述像素还包括第二薄膜晶体管，第η-1条所述栅线控制第η行所述第二薄膜晶体管对第η行所述像素电极进行预充电，其中，η为大于等于2的正整数。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括数据线和预充电线，第η行所述第一薄膜晶体管的栅极连接第η条所述栅线，源极连接所述数据线，漏极连接第η行所述像素电极，第η行所述第二薄膜晶体管的栅极连接第η-1条所述栅线，源极连接所述预充电线，漏极连接第η行所述像素电极。3.根据权利要求2所述的阵列基板，其特征在于，所述预充电线为公共电极线。4.根据权利要求3所述的阵列基板，其特征在于，所述预充电线在所述衬底基板上的垂直投影，与所述第二薄膜晶体管的源极、漏极在所述衬底基板上的垂直投影无交叠。5.根据权利要求2-4任一项所述的阵列基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的结构相同。6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括依次设置于所述衬底基板上的栅极金属层、栅极绝缘层、半导体层、源漏极金属层、钝化层和所述像素电极； 所述栅极金属层包括所述栅线、所述预充电线、所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极的图形； 所述半导体层包括所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的图形； 所述源漏极金属层包括所述数据线、所述第一薄膜晶体管的源极、漏极和所述第二薄膜晶体管的源极、漏极的图形； 所述阵列基板还包括贯穿所述钝化层的第一过孔、第二过孔、第三过孔和贯穿所述钝化层和所述栅极绝缘层的第四过孔； 其中，第η行所述第一薄膜晶体管的漏极通过所述第一过孔与第η行所述像素电极电连接；第11行所述第二薄膜晶体管的漏极通过所述第二过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的源极通过填充于所述第三过孔和所述第四过孔内的搭桥与所述预充电线电连接。7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括依次设置于所述衬底基板上的源漏极金属层、半导体层、栅极绝缘层、栅极金属层、钝化层和所述像素电极； 所述源漏极金属层包括所述数据线、所述第一薄膜晶体管的源极、漏极和所述第二薄膜晶体管的源极、漏极的图形； 所述半导体层包括所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的图形； 所述栅极金属层包括所述栅线、所述预充电线、所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极的图形； 所述阵列基板还包括贯穿所述钝化层和所述栅极绝缘层的第一过孔、第二过孔、第三过孔和贯穿所述钝化层的第四过孔； 其中，第η行所述第一薄膜晶体管的漏极通过所述第一过孔与第η行所述像素电极电连接；第11行所述第二薄膜晶体管的漏极通过所述第二过孔与第η行所述像素电极电连接；第η行所述第二薄膜晶体管的源极通过填充于所述第三过孔和所述第四过孔内的搭桥与所述预充电线电连接。8.—种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。9.一种阵列基板的制造方法，其特征在于，包括: 形成包括栅线的图形； 形成第一薄膜晶体管和第二薄膜晶体管； 形成像素电极，以形成包括所述第一薄膜晶体管、所述第二薄膜晶体管和所述像素电极的像素； 其中，第η条所述栅线控制第η行所述第一薄膜晶体管对第η行所述像素电极进行充电，第η-1条所述栅线控制第η行所述第二薄膜晶体管对第η行所述像素电极进...

【专利技术属性】
技术研发人员：姚之晓，田明，刘家荣，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11