形成倒装芯片半导体封装的方法技术

本发明专利技术公开了一种用于形成倒装芯片半导体封装的方法。包括：在半导体芯片的焊盘图形上形成有铜柱，在所述铜柱远离焊盘图形的一端镀有阻挡层，在所述阻挡层上布置预定量的焊料，所述焊料涂覆有焊剂。提供引线框，在引线框表面镀绝缘层，所述绝缘层具有与所述铜柱位置对应的开口，分别暴露部分的所述引线框的引线。所述半导体芯片倒装在所述引线框上，所述焊料接触所述暴露的引线。当回流时，所述焊料熔化，在所述焊剂的协助下，所述铜柱和所述暴露的部分的引线之间形成焊料互连，回流后的焊料位于所述铜柱和所述暴露的部分的引线之间，焊料不易从连接位置流走，因此避免了所述铜柱与所述连接位置之间的不良接触和引线之间的短路现象。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及在引线框上形成倒装芯片半导体封装的方法。
技术介绍
随着时间的推移，半导体封装件正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装件典型的被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装件采用导电的键合金属丝，以将半导体芯片的电极连接到引线框上，而倒装芯片类型的封装件采用安置在半导体芯片电极焊点上的导电凸块，来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装件具有比金属键合类型封装件更短的电连接路径，因而提供了优异的热特性和电特性，以及更小的封装件尺寸，从而使之成为采用GHz频率范围的现代无线通讯应用的一种有利选择。目前，形成倒装芯片(FCOL)半导体封装的过程中，一般在连接位置上沉积低熔点焊料，在半导体芯片上形成焊盘凸起，凸起可以包括从半导体芯片的焊盘伸出的金属柱，半导体芯片的焊盘具有在金属柱的自由端上的焊球，一般焊球用高铅焊料制成。然后，将芯片上的焊球以及半导体芯片反转，并被放置在引线框上，焊球毗邻互连位置上的焊料沉积物。接下来，升高温度，当温度达到一定条件时，焊料沉积物熔化并回流，焊料粘附在引线框的连接位置和铜柱上的高铅焊料球，从而在铜柱的自由端上的高铅焊球和引线框上的连接位置之间形成焊料互连。最后封装为FCOL半导体封装。在回流工艺中熔融的焊料能够流动并从连接点流失，从而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触；或若焊料与相邻的引线接触，则在引线之间出现短路。
技术实现思路
本专利技术目的在于提供一种形成倒装芯片半导体封装的方法，克服或至少减少现有技术的上述缺点。由此，本专利技术提供了一种形成倒装芯片半导体封装的方法，包括以下步骤：提供半导体芯片，所述半导体芯片的表面上具有焊盘图形；在所述焊盘图形上形成铜柱；在所述铜柱远离焊盘图形的一端电镀形成阻挡层；在所述阻挡层上布置预定量的焊料；在焊料的表面涂敷焊剂；提供引线框，所述引线框的表面具有引线；在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线；以及回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间。可选的，所述方法还包括根据所述铜柱的直径或横截面积确定所述焊料的预定量的步骤。可选的，所述铜柱高度为10微米～90微米，直径为20微米～150微米。可选的，所述焊料高度为10微米～45微米。可选的，所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部分所述引线。可选的，所述绝缘层为相互分离的部分的形状为圆形或者方形。可选的，每个所述开口的面积均大于其对应的所述铜柱的横截面积。可选的，所述绝缘层的厚度为5微米～10微米。可选的，所述方法还包括在形成绝缘层的步骤前在引线框表面形成银层或者银合金层的步骤。可选的，所述银层或者银合金层全部或部分覆盖所述引线。可选的，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层中的所述开口的面积。可选的，所述银层或者银合金层的分离部分的形状为圆形或者方形。可选的，所述方法还包括在形成绝缘层的步骤后在所述开口中形成锡层或锡合金层的步骤。可选的，所述锡层或锡合金层的厚度小于所述绝缘层的厚度。可选的，所述方法还包括在回流焊料步骤后的清洁步骤。可选的，所述方法还包括清洁步骤之后，包封半导体芯片的至少一部分和所述引线框的至少一部分以形成半导体封装的步骤。可选的，所述方法还包括包封步骤之后，从引线框单独分出半导体封装的步骤。与现有技术相比，本专利技术具有以下优点：本专利技术通过在引线框表面形成具有开口的绝缘层，限定了连接位置的同时能阻止焊料从连接位置流走，进而避免了因熔融的焊料从连接位置流失而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触或焊料与相邻的引线接触，引起引线之间出现短路。同时更多焊料在连接位置处，从而增加了铜柱和引线框之间耦连的机械强度，得以制造更可靠的电连接。进一步的，本专利技术采用在引线框上形成银层或银合金层或者在开口中形成锡层或锡合金层，可以增加引线框与铜柱之间的粘合力，进一步起到防止焊料从互连位置流走的作用。附图说明图1为形成倒装芯片半导体封装的方法的工艺流程图；图2A-2C为本专利技术第一实施方案工艺过程中部分引线框和半导体芯片的剖面图；图3A-3C为本专利技术第二实施方案工艺过程中部分引线框和半导体芯片的剖面图；图4A-4C为本专利技术第三实施方案工艺过程中部分引线框和半导体芯片的剖面图。具体实施方式为了使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的详细描述。在以下描述中阐述了具体的细节以便充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施的限制。正如
技术介绍
部分所述，现有技术中熔融的焊料有时能够流动并从连接位置流失，从而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触；或焊料与相邻的引线接触，则在引线之间出现短路。针对上述缺陷，本专利技术提供了一种形成倒装芯片半导体封装的方法。下面结合附图进行详细的说明。为了便于描述，在附图中仅仅示出了引线框的一部分和半导体芯片的一部分。但是本领域的技术人员应该明白，下面描述的形成倒装芯片半导体封装的工艺流程可以应用于形成倒装芯片半导体封装的半导体芯片上所有的铜柱和引线框上所有的连接位置。参考图1第一实施方案提供了一种形成倒装芯片半导体封装的方法。包括：步骤S101，提供半导体芯片，该半导体芯片的的表面焊盘上形成铜柱；步骤S102，在铜柱远离焊盘图形的一端涂覆阻挡层；步骤S103，在阻挡层表面布置预定量的焊料；步骤S104，在焊料表面涂覆焊剂；步骤S105，提供引线框，所述引线框表面具有引线；步骤S106，在引线框的表面形成绝缘层，所述绝缘层具有与铜柱本文档来自技高网...

【技术保护点】
一种用于形成倒装芯片半导体封装的方法，其特征在于，包括：提供半导体芯片，所述半导体芯片的表面具有焊盘图形；在所述焊盘图形上形成铜柱；在所述铜柱远离所述焊盘图形的一端电镀形成阻挡层；在所述阻挡层上布置预定量的焊料；在焊料的表面涂敷焊剂；提供引线框，所述引线框的表面具有引线；在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线；以及回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间。

【技术特征摘要】
1.一种用于形成倒装芯片半导体封装的方法，其特征在于，包括：
提供半导体芯片，所述半导体芯片的表面具有焊盘图形；
在所述焊盘图形上形成铜柱；
在所述铜柱远离所述焊盘图形的一端电镀形成阻挡层；
在所述阻挡层上布置预定量的焊料；
在焊料的表面涂敷焊剂；
提供引线框，所述引线框的表面具有引线；
在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开
口，分别暴露部分的所述引线；
将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口
暴露的部分的所述引线；以及
回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形
成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所
述引线之间。
2.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，
所述方法还包括根据所述铜柱的直径或横截面积确定所述预定量焊料的预定
量的步骤。
3.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，
所述铜柱高度为10微米～90微米，直径为20微米～150微米。
4.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，
所述焊料高度为10微米～45微米。
5.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，
所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部
分所述引线。
6.如权利要求5所述的形成倒装芯片半导体封装的方法，其特征在于，
所述绝缘层的相互分离的部分的形状为圆形或者方形。
7.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，
所述开口的面积均大于所述铜柱的横截面积。
8.如权利要求1所述的形成倒...

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：江苏;32