【技术实现步骤摘要】
利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
本公开的实施例一般涉及集成电路的领域,并且更具体地涉及用于利用投影图案化制造集成电路组件中的具有嵌入式管芯的基板的技术和配置。
技术介绍
为了克服多芯片封装(MCP)中的逻辑到逻辑和/或逻辑到存储器通信之间的带宽限制,嵌入式桥管芯(bridge die)(诸如,娃桥(silicon bridges))已经作为工具来实现这种高密度管芯到管芯互连。从逻辑或存储器管芯到封装的封装连接可利用到嵌入式桥接管芯的基于微通孔的互连。高带宽存储器(HBM)管芯和/或管芯堆叠(例如,55 μ m间距的电子设备工程联合委员会(JEDEC)的标准)的更精细的间距推动了对用于CPU到存储器管芯连接的最小受控塌陷芯片连接(C4)互连间距的严格的高密度互连(HDI)封装基板设计规则要求。 目前,激光钻孔可用于制造基于微通孔的互连。例如,激光钻孔可利用电流镜(Galvano mirrors)来将CO2激光束定位到所需位置以执行微通孔钻孔。然而,使用目前的技术来提供用于未来的计算设备的更细间距可能是有挑战的。例如,目前的激光钻孔技术可能仍不能实现55 μ m或以下的通孔间距。 附图简述 通过结合附图的以下详细描述将容易理解多个实施例。为了便于该描述,相同的附图标记指示相同结构的元件。在附图的多个图中通过示例而非作为限制地说明多个实施例。 图1示意性地示出了根据一些实施例的具有电子基板的示例集成电路(IC)组件的截面侧视图,其中,该电子基板具有嵌入式管芯。 图2示意性地示出了根据一些实施例的用于 ...
【技术保护点】
一种用于形成一个或多个通孔的方法,包括:将激光束投影通过具有预配置的图案的掩模,以根据所述预配置的图案通过基板的介电材料钻出经投影的掩模图案,其中所述经投影的掩模图案包括设置在管芯上的通孔,所述管芯嵌入在所述介电材料中。
【技术特征摘要】
2013.08.15 US 13/968,2711.一种用于形成一个或多个通孔的方法,包括: 将激光束投影通过具有预配置的图案的掩模,以根据所述预配置的图案通过基板的介电材料钻出经投影的掩模图案,其中所述经投影的掩模图案包括设置在管芯上的通孔,所述管芯嵌入在所述介电材料中。2.如权利要求1所述的方法,其特征在于,进一步包括: 提供嵌入在所述基板的介电材料中的管芯。3.如权利要求1所述的方法,其特征在于,进一步包括: 修改所述激光束使得在投影激光束的过程中,所述激光束仅覆盖所述掩模的一部分,其中所述掩模的一部分对应于在所述管芯上的介电材料的区域。4.如权利要求1所述的方法,其特征在于,进一步包括: 在投影激光束的过程中采用在恒定或可变速度下的协同相对运动来移动所述掩模和所述基板。5.如权利要求1所述的方法,其特征在于,投影激光束去除所述通孔中的介电材料的主要部分,所述方法进一步包括执行去污工艺以去除所述通孔中的任何残留的介电材料。6.如权利要求1所述的方法,其特征在于,所述激光束包括受激准分子激光束并且所述通孔为第一通孔,所述方法进一步包括: 通过二氧化碳激光或固态UV激光在所述介电材料的表面上形成第二通孔,其中所述第二通孔设置在介电材料的区域中,所述介电材料的区域不在管芯上。7.如权利要求1所述的方法,其特征在于,进一步包括: 利用半加成工艺将导电材料沉积到所述通孔中;以及 采用非电解去除工艺去除所述导电材料的至少一部分。8.如权利要求1所述的方法,其特征在于,进一步包括: 利用电解电镀工艺将导电材料沉积到所述通孔中;以及 采用化学一机械抛光工艺或蚀刻工艺去除所述导电材料的至少一部分。9.如权利要求1所述的方法,其特征在于,所述经投影的掩模图案包括设置在介电材料的区域中的通孔、焊盘、或迹线中的至少一个路由特征,所述介电材料的区域不在所述管芯上,并且所述至少一个路由特征与设置在所述管芯上的通孔同时地形成。10.如权利要求1所述的方法,其特征在于,所述介电材料包括环氧树脂,所述管芯包括硅,以及所述掩模包括具有与所述管芯相似的热膨胀系数的玻璃材料。11.如权利要求1所述的方法,其特征在于,所述掩模为配置成在所述介电材料中产生具有不同深度的腔的灰度掩模。12.如权利要求1所述的方法,其特征在于,所述激光束为均质化平顶激光束。13.如权利要求1所述的方法,其特征在于,所述管芯为第一管芯,所述第一管芯包括桥互连,所述桥互连配置成通过所述基板路由第二管芯和第三管芯之间的电信号,并且其中所述通孔被配置成路由所述电信号。14.如权利要求1所述的方法,其特征在于,...
【专利技术属性】
技术研发人员:C·张,S·M·洛茨,I·A·萨拉玛,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。