一种连续时间Sigma Delta调制器及其多模式配置方法技术

本发明专利技术公开了一种连续时间Sigma Delta调制器及其多模式配置方法，属于模数转换器领域，所述调制器包括电路结构相同的I通道和Q通道，其结构为依次串联的可配置有源环路滤波器、模拟加法器和量化器；所述I通道和Q通道中的每一个还包括多个开关；I通道和Q通道之间连接交叉耦合电阻和控制开关，通过调节I通道和Q通道中的每一个中的开关，以及两通道之间的开关能够配置Sigma Delta调制器的模式。本发明专利技术公开的连续时间Sigma Delta调制器，具有多模式可配置的特性，不仅能够灵活配置使其工作在多种带宽下，实现低通和复带通两种模式，可应用于多通信标准接收机中；而且在不同带宽应用下优化功耗，同时集成各种校准技术，提高调制器的性能指标。

【技术实现步骤摘要】
一种连续时间SigmaDelta调制器及其多模式配置方法
本专利技术涉及模数转换器领域，尤其涉及一种多模式可配置连续时间SigmaDelta调制器及其多模式配置方法。
技术介绍
模数转换器是无线通信接收机前端不可或缺的一个模块，它将中频模拟基带的信号转化成数字信号，使得数字基带能够处理，因此它的性能直接影响整个接收机的性能，而且也是数字基带正确解调信号的关键。由于其高分辨率、宽带宽、固有的抗混叠滤波特性以及可能低的功耗，连续时间SigmaDelta调制器广泛应用于接收机前端中。随着越来越多的通信协议标准出现，如蜂窝式通信系统(2G-2.5G-3G等)，无线局域网通信系统(WLAN、WiFi、Bluetooth、Zigbee等)，广播通信系统(DAB、DVB、DMB等)和导航通信系统(GPS、Galileo、GLONASS、北斗)等，由于每一种通信标准都有各自不同的中频频率和信道带宽等指标，因此需要同时支持窄带宽、低成本、低功耗和宽带宽、高性能的高集成度接收机前端，以满足多标准通信应用。对于宽带应用，如LTE-advanced数据集群通信，其信号带宽最大可达20MHz，接收机前端一般采用零中频结构，这样中频信号带宽最大为10MHz；而对于窄带应用，如行业专网、广播通信、民用导航等，其信号带宽一般仅几MHz，为避免直流失调和低频噪声等问题，一般采用低中频结构。因此要求连续时间SigmaDelta调制器能够配置成低通和复带通模式，同时带宽也能够灵活配置以实现不同应用下的功耗优化。目前国内对多模式SigmaDelta调制器的研究还很少，然而对具有上述特性的调制器的需求却是必然和急切的。本专利技术提出了一种低通和复带通可配置，同时实现多种带宽的调制器，并在低通模式下增加环路延时补偿路径来解决环路延时问题，同时提出可配置高速高增益运算放大器结构，以实现不同带宽应用下的功耗优化。
技术实现思路
（一）要解决的技术问题本专利技术所要解决的技术问题是：如何提供一种连续时间SigmaDelta调制器及其多模式配置方法，以满足多标准通信应用，既能够配置成低通和复带通模式，也能够灵活配置带宽以实现不同应用下的功耗优化。（二）技术方案为了解决上述技术问题，一方面，本专利技术提供了一种连续时间SigmaDelta调制器，包括电路结构相同的I通道和Q通道；所述I通道和Q通道中的每一个包括：依次串联的可配置有源环路滤波器、模拟加法器和量化器；所述可配置有源环路滤波器主要由三个有源积分器构成，其中第一有源积分器作为输入端接收输入信号，所述量化器作为输出端输出信号；所述I通道和Q通道中的每一个还包括多个开关，能够控制可配置有源环路滤波器的阶数和各个可调电阻的连接关系以及模拟加法器的通断；所述连续时间SigmaDelta调制器还包括连接在I通道和Q通道之间的交叉耦合电阻和控制开关，所述控制开关能够控制I通道与Q通道连接与否。进一步地，所述有源积分器是由运算放大器以及与运算放大器连接的可调电容、可调电阻和开关组成的；所述模拟加法器是由运算放大器以及与该运算放大器连接的可调电阻和开关组成的。具体地，所述运算放大器包括两级主放大级、共模反馈级、增益带宽积（GainBandwidthProduct，GBW）可配置级，结构为：PMOS晶体管M0的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M1和PMOS晶体管M2的源端；PMOS晶体管M1的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M7的源端和NMOS晶体管M9的漏端；PMOS晶体管M2的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M8的源端和NMOS晶体管M10的漏端；PMOS晶体管M3的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M5的源端；PMOS晶体管M4的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M6的源端；PMOS晶体管M5的栅端接直流偏置电压VBP，源端接PMOS晶体管M3的漏端，漏端接主放大器第一级负差分输出电压VON1；PMOS晶体管M6的栅端接直流偏置电压VBP，源端接PMOS晶体管M4的漏端，漏端接主放大器第一级正差分输出电压VOP1；NMOS晶体管M7的栅端接直流偏置电压VBN，源端接PMOS晶体管M1和NMOS晶体管M9的漏端，漏端接主放大器第一级负差分输出电压VON1；NMOS晶体管M8的栅端接直流偏置电压VBN，源端接PMOS晶体管M2和NMOS晶体管M10的漏端，漏端接主放大器第一级正差分输出电压VOP1；NMOS晶体管M9的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M1的漏端和NMOS晶体管M7的源端；NMOS晶体管M10的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M2的漏端和NMOS晶体管M8的源端；上述晶体管M1-M10构成运算放大器主放大器的第一级；PMOS晶体管M11的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M12和PMOS晶体管M13的源端；PMOS晶体管M12的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M11的漏端，漏端接放大器的负差分输出电压VON；PMOS晶体管M13的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M11的漏端，漏端接放大器的正差分输出电压VOP；NMOS晶体管M14的栅端接主放大器第一级正差分输出电压VOP1，源端接地电压GND，漏端接放大器的负差分输出电压VON；NMOS晶体管M15的栅端接主放大器第一级负差分输出电压VON1，源端接地电压GND，漏端接放大器的正差分输出电压VOP；上述晶体管M11-M15构成运算放大器主放大器的第二级；PMOS晶体管M16的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M17和PMOS晶体管M18的源端；PMOS晶体管M17的栅端接共模参考电压VCM，源端接PMOS晶体管M16的漏端，漏端接NMOS晶体管M19的栅端和漏端；PMOS晶体管M18的栅端接输出共模电压VOM，源端接PMOS晶体管M16的漏端，漏端接共模反馈电压VFB；NMOS晶体管M19的栅端和漏端接PMOS晶体管M17的漏端，源端接地电压GND；NMOS晶体管M20的栅端和漏端接共模反馈电压VFB，源端接地电压GND；电阻RA1和电容CA1并联，一端接放大器的正差分输出电压VOP，另一端接输出共模电压VOM；电阻RA2和电容CA2并联，一端接放大器的负差分输出电压VON，另一端接输出共模电压VOM；上述晶体管M16-M20构成运算放大器的共模反馈级；PMOS晶体管M21的栅端接开关SK1、SK2的共同连接端，源端接电源电压VDD，漏端接PMOS晶体管M22和PMOS晶体管M23的源端；PMOS晶体管M22的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M21的漏端，漏端接放大器的负差分输出电压VON；PMOS晶体管M23的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M21的漏端，漏端接放大器的正差分输出电压VOP；NMOS晶体管M24的栅端接开关SK3、S本文档来自技高网...

【技术保护点】
一种连续时间Sigma Delta调制器，其特征在于，包括电路结构相同的I通道和Q通道；所述I通道和Q通道中的每一个包括：依次串联的可配置有源环路滤波器、模拟加法器和量化器；所述可配置有源环路滤波器主要由三个有源积分器构成，其中第一有源积分器作为输入端接收输入信号，所述量化器作为输出端输出信号；所述I通道和Q通道中的每一个还包括多个开关，能够控制可配置有源环路滤波器的阶数和各个可调电阻的连接关系以及模拟加法器的通断；所述连续时间Sigma Delta调制器还包括连接在I通道和Q通道之间的交叉耦合电阻和控制开关，所述控制开关能够控制I通道与Q通道连接与否。

【技术特征摘要】
1.一种连续时间SigmaDelta调制器，其特征在于，包括电路结构相同的I通道和Q通道；所述I通道和Q通道中的每一个包括：依次串联的可配置有源环路滤波器、模拟加法器和量化器；所述可配置有源环路滤波器主要由三个有源积分器构成，其中第一有源积分器作为输入端接收输入信号，所述量化器作为输出端输出信号；所述I通道和Q通道中的每一个还包括多个开关，能够控制可配置有源环路滤波器的阶数和各个可调电阻的连接关系以及模拟加法器的通断；所述连续时间SigmaDelta调制器还包括连接在I通道和Q通道之间的交叉耦合电阻和控制开关，所述控制开关能够控制I通道与Q通道连接与否；其中，所述有源积分器是由运算放大器以及与运算放大器连接的可调电容、可调电阻和开关组成的；所述模拟加法器是由运算放大器以及与该运算放大器连接的可调电阻和开关组成的；其中，所述运算放大器包括两级主放大级、共模反馈级、增益带宽积可配置级，具体结构为：PMOS晶体管M0的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M1和PMOS晶体管M2的源端；PMOS晶体管M1的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M7的源端和NMOS晶体管M9的漏端；PMOS晶体管M2的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M8的源端和NMOS晶体管M10的漏端；PMOS晶体管M3的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M5的源端；PMOS晶体管M4的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M6的源端；PMOS晶体管M5的栅端接直流偏置电压VBP，源端接PMOS晶体管M3的漏端，漏端接主放大器第一级负差分输出电压VON1；PMOS晶体管M6的栅端接直流偏置电压VBP，源端接PMOS晶体管M4的漏端，漏端接主放大器第一级正差分输出电压VOP1；NMOS晶体管M7的栅端接直流偏置电压VBN，源端接PMOS晶体管M1和NMOS晶体管M9的漏端，漏端接主放大器第一级负差分输出电压VON1；NMOS晶体管M8的栅端接直流偏置电压VBN，源端接PMOS晶体管M2和NMOS晶体管M10的漏端，漏端接主放大器第一级正差分输出电压VOP1；NMOS晶体管M9的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M1的漏端和NMOS晶体管M7的源端；NMOS晶体管M10的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M2的漏端和NMOS晶体管M8的源端；上述晶体管M1-M10构成运算放大器主放大器的第一级；PMOS晶体管M11的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M12和PMOS晶体管M13的源端；PMOS晶体管M12的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M11的漏端，漏端接放大器的负差分输出电压VON；PMOS晶体管M13的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M11的漏端，漏端接放大器的正差分输出电压VOP；NMOS晶体管M14的栅端接主放大器第一级正差分输出电压VOP1，源端接地电压GND，漏端接放大器的负差分输出电压VON；NMOS晶体管M15的栅端接主放大器第一级负差分输出电压VON1，源端接地电压GND，漏端接放大器的正差分输出电压VOP；上述晶体管M11-M15构成运算放大器主放大器的第二级；PMOS晶体管M16的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M17和PMOS晶体管M18的源端；PMOS晶体管M17的栅端接共模参考电压VCM，源端接PMOS晶体管M16的漏端，漏端接NMOS晶体管M19的栅端和漏端；PMOS晶体管M18的栅端接输出共模电压VOM，源端接PMOS晶体管M16的漏端，漏端接共模反馈电压VFB；NMOS晶体管M19的栅端和漏端接PMOS晶体管M17的漏端，源端接地电压GND；NMOS晶体管M20的栅端和漏端接共模反馈电压VFB，源端接地电压GND；电阻RA1和电容CA1并联，一端接放大器的正差分输出电压VOP，另一端接输出共模电压VOM；电阻RA2和电容CA2并联，一端接放大器的负差分输出电压VON，另一端接输出共模电压VOM；上述晶体管M16-M20构成运算放大器的共模反馈级；PMOS晶体管M21的栅端接开关SK1、SK2的共同连接端，源端接电源电压VDD...

【专利技术属性】
技术研发人员：池保勇，续阳，王志华，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11