【技术实现步骤摘要】
本专利技术涉及集成电路，尤其涉及一种信号产生电路、全并行模数转换器及相关设备。
技术介绍
1、在流水线模拟数字转换器(pipeline analog-to-digital converter，pipelineadc)中，全并行模数转换器(flash analog-to-digital converter)也称作是flash adc是其最主要的组成部分。
2、关于flash adc中不同的比较器对应的阈值电压生成，相关技术中采用了电阻串分压的实现形式，但是这种实现形式静态功耗较大，本领域急需一种新的阈值电压实现形式来解决该问题。
技术实现思路
1、本专利技术提供一种信号产生电路、全并行模数转换器及相关设备，用以解决现有技术中flash adc利用分压电阻串生成比较器的阈值电压而造成高功耗的缺陷，实现flashadc运行性能的提高。
2、本专利技术提供一种信号产生电路，应用于全并行模数转换器，包括：电容组和开关单元；所述电容组包括多个电容单元，所述多个电容单元包括第一电容单元、第二电容单元、第三电容单元和第四电容单元；
3、所述开关单元分别与所述电容组中每个所述电容单元的第一端，输入电压的正极端以及负极端，参考电压的正极端以及负极端相连；所述第一电容单元和所述第二电容单元的第二端分别与第一信号输出端相连；所述第三电容单元和所述第四电容单元的第二端分别与第二信号输出端相连；
4、所述开关单元用于在第一状态和第二状态之间交替切换，以在所述电容
5、所述第一状态包括所述输入电压的正极端与所述第一电容单元和所述第二电容单元的第一端导通，且所述输入电压的负极端与所述第三电容单元和所述第四电容单元的第一端导通的状态；所述第二状态包括所述参考电压的正极端与所述第一电容单元和所述第四电容单元的第一端导通，且所述参考电压的负极端与所述第二电容单元和所述第三电容单元的第一端导通的状态。
6、根据本专利技术提供一种的信号产生电路，所述开关单元包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关；
7、所述第一开关分别与所述第一电容单元的第一端和所述输入电压的正极端相连；
8、所述第二开关分别与所述第二电容单元的第一端和所述输入电压的正极端相连；
9、所述第三开关分别与所述第三电容单元的第一端和所述输入电压的负极端相连；
10、所述第四开关分别与所述第四电容单元的第一端和所述输入电压的负极端相连；
11、所述第五开关分别与所述第一电容单元的第一端和所述参考电压的正极端相连；
12、所述第六开关分别与所述第二电容单元的第一端和所述参考电压的负极端相连；
13、所述第七开关分别与所述第三电容单元的第一端和所述参考电压的负极端相连；
14、所述第八开关分别与所述第四电容单元的第一端和所述参考电压的正极端相连；
15、在所述第一状态下，所述第一开关、所述第二开关、所述第三开关和所述第四开关闭合；
16、在所述第二状态下，所述第五开关、所述第六开关、所述第七开关和所述第八开关闭合。
17、根据本专利技术提供一种的信号产生电路，所述多个电容单元还包括第五电容单元和第六电容单元，所述开关单元还包括第九开关、第十开关、第十一开关和第十二开关；
18、所述第五电容单元的第一端分别与所述第九开关和所述第十一开关相连，所述第九开关还与共模电压端相连，所述第十一开关还与抖动电压的正极端相连；所述第五电容单元的第二端与所述第一信号输出端相连；
19、所述第六电容单元的第一端分别与所述第十开关和所述第十二开关相连，所述第十开关还与所述共模电压端相连，所述第十二开关还与所述抖动电压的负极端相连；所述第六电容单元的第二端与所述第二信号输出端相连；
20、所述第一状态还包括所述输入电压的正极端与所述第一电容单元和所述第二电容单元的第一端导通，所述输入电压的负极端与所述第三电容单元和所述第四电容单元的第一端导通，且所述共模电压端与所述第五电容单元和所述第六电容单元的第一端导通的状态；所述第二状态还包括所述参考电压的正极端与所述第一电容单元和所述第四电容单元的第一端导通，所述参考电压的负极端与所述第二电容单元和所述第三电容单元的第一端导通，所述抖动电压的正极端与所述第五电容单元的第一端导通，所述抖动电压的负极端与所述第六电容单元的第一端导通的状态。
21、根据本专利技术提供一种的信号产生电路，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元的电容值为mip倍的单位电容值，所述第二电容单元的电容值为n-mip倍的单位电容值；所述第四电容单元的电容值为min倍的单位电容值，所述第三电容单元的电容值为n-min倍的单位电容值，其中，n＝2n，n为所述全并行模数转换器的分辨率，所述单位电容值由所述第一电容单元和所述第二电容单元的电容值之和划分为n等份得出；
22、所述第五电容单元和所述第六电容单元的电容值均为p*n倍的单位电容值，其中，p的取值范围为(0，1]。
23、根据本专利技术提供一种的信号产生电路，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元和所述第四电容单元的电容值均为mi倍的单位电容值，所述第二电容单元和所述第三电容单元的电容值均为2n-mi倍的单位电容值；其中n＝2n，n为所述全并行模数转换器的分辨率，所述单位电容值由所述第一电容单元和所述第二电容单元的电容值之和划分为2n等份得出；
24、所述第五电容单元和所述第六电容单元的电容值均为2p*n倍的单位电容值，其中，p的取值范围为(0，1]。
25、根据本专利技术提供一种的信号产生电路，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第九开关和所述第十开关均为mos管；
26、所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第九开关和所述第十开关的栅极分别与第一时钟信号输入端相连；
27、所述第一开关的漏极与所述输入电压的正极端相连，所述第一开关的源极与所述第一电容单元的第一端相连；
28、所述第二开关的漏极与所述输入电压的正极端相连，所述第二开关的源极与所述第二电容单元的第一端相连；
29、所述第三开关的漏极与所述输入电压的负极端相连，所述第三开关的源极与所述第三电容本文档来自技高网...
【技术保护点】
1.一种信号产生电路，应用于全并行模数转换器，其特征在于，包括：电容组和开关单元；所述电容组包括多个电容单元，所述多个电容单元包括第一电容单元、第二电容单元、第三电容单元和第四电容单元；
2.根据权利要求1所述的信号产生电路，其特征在于，所述开关单元包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关；
3.根据权利要求2所述的信号产生电路，其特征在于，所述多个电容单元还包括第五电容单元和第六电容单元，所述开关单元还包括第九开关、第十开关、第十一开关和第十二开关；
4.根据权利要求3所述的信号产生电路，其特征在于，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元的电容值为Mip倍的单位电容值，所述第二电容单元的电容值为N-Mip倍的单位电容值；所述第四电容单元的电容值为Min倍的单位电容值，所述第三电容单元的电容值为N-Min倍的单位电容值，其中，N＝2n，n为所述全并行模数转换
5.根据权利要求3所述的信号产生电路，其特征在于，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元和所述第四电容单元的电容值均为Mi倍的单位电容值，所述第二电容单元和所述第三电容单元的电容值均为2N-Mi倍的单位电容值；其中N＝2n，n为所述全并行模数转换器的分辨率，所述单位电容值由所述第一电容单元和所述第二电容单元的电容值之和划分为2N等份得出；
6.根据权利要求4或5所述的信号产生电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第九开关和所述第十开关均为MOS管；
7.根据权利要求3所述的信号产生电路，其特征在于，还包括：电流型数模转换器、第一电阻和第二电阻；
8.根据权利要求7所述的信号产生电路，其特征在于，所述电流型数模转换器包括电流源、电流沉、第一开关晶体管、第二开关晶体管、第三开关晶体管和第四开关晶体管；
9.根据权利要求8所述的信号产生电路，其特征在于，所述电流源包括第一PMOS管和第二PMOS管；所述电流沉包括第一NMOS管和第二NMOS管；
10.一种全并行模数转换器，其特征在于：包括多个比较器及与所述多个比较器一一对应的如权利要求1至9中任一项所述的信号产生电路；所述比较器包括正极输入端与负极输入端，所述正极输入端与所述第二信号输出端相连，所述负极输入端与所述第一信号输出端相连。
11.一种流水线型模数转换器，其特征在于，包括：级联的多个级电路，每个所述级电路均包括如权利要求10所述的全并行模数转换器。
12.一种芯片，其特征在于，包括如权利要求11所述的流水线型模数转换器。
13.一种电子设备，其特征在于，包括如权利要求12所述的芯片。
...【技术特征摘要】
1.一种信号产生电路，应用于全并行模数转换器，其特征在于，包括：电容组和开关单元；所述电容组包括多个电容单元，所述多个电容单元包括第一电容单元、第二电容单元、第三电容单元和第四电容单元；
2.根据权利要求1所述的信号产生电路，其特征在于，所述开关单元包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关；
3.根据权利要求2所述的信号产生电路，其特征在于，所述多个电容单元还包括第五电容单元和第六电容单元，所述开关单元还包括第九开关、第十开关、第十一开关和第十二开关；
4.根据权利要求3所述的信号产生电路，其特征在于，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元的电容值为mip倍的单位电容值，所述第二电容单元的电容值为n-mip倍的单位电容值；所述第四电容单元的电容值为min倍的单位电容值，所述第三电容单元的电容值为n-min倍的单位电容值，其中，n＝2n，n为所述全并行模数转换器的分辨率，所述单位电容值由所述第一电容单元和所述第二电容单元的电容值之和划分为n等份得出；
5.根据权利要求3所述的信号产生电路，其特征在于，所述第一电容单元和所述第二电容单元的电容值之和与所述目标阈值电压对应，所述第三电容单元和所述第四电容单元的电容值之和与所述第一电容单元和所述第二电容单元的电容值之和相等；所述第一电容单元和所述第四电容单元的电容值均为mi倍...
【专利技术属性】
技术研发人员：李福乐，丁洋，池保勇，周科吉，袁胜丽，张跃，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。