当前位置: 首页 > 专利查询>清华大学专利>正文

众核芯片阵列的测试系统及装置制造方法及图纸

技术编号:41517009 阅读:27 留言:0更新日期:2024-05-30 14:53
本公开涉及一种众核芯片阵列的测试系统及装置,所述装置包括:控制模块;芯片阵列,包括多个待测众核芯片,所述多个待测众核芯片形成K行N列的芯片阵列;所述控制模块用于,输出测试指令到各个待测众核芯片,对各个待测众核芯片进行测试,并从各个待测众核芯片读取返回的数据,根据返回的数据确定测试结果,其中,所述测试结果包括各个待测众核芯片的读写功能是否正常、各个待测众核芯片之间的连通性是否正常及各个待测众核芯片的运算功能是否正常的至少一种。本公开实施例能够实现多颗众核芯片的批量测试,且由于所述装置的实现较为简单,带来了制造成本、维护成本均较低的优点。

【技术实现步骤摘要】

本公开涉及测试,尤其涉及一种众核芯片阵列的测试系统及装置


技术介绍

1、众核芯片是指单片上集成了数十个甚至更多处理器核心的处理器芯片,由于一颗众核芯片上集成的处理器核心较多,相关技术采用的芯片测试机通常是对众核芯片进行逐个测试,无法实现多颗众核芯片的批量测试,另外,相关技术采用的芯片测试机的制造成本、维护成本均较高,并且方案较为复杂。


技术实现思路

1、根据本公开的一方面,提供了一种众核芯片阵列的测试装置,所述装置包括:

2、控制模块;

3、芯片阵列,包括多个待测众核芯片,所述多个待测众核芯片形成k行n列的芯片阵列,其中,每一行的待测众核芯片依次相连、每一列的待测众核芯片依次相连,所述芯片阵列中第一行、第k行、第一列、第n列的各个待测众核芯片均连接于所述控制模块,k、n均为正整数;

4、所述控制模块用于,输出测试指令到各个待测众核芯片,对各个待测众核芯片进行测试,并从各个待测众核芯片读取返回的数据,根据返回的数据确定测试结果,其中,所述测试结果包括各个待测众核芯片的读写功本文档来自技高网...

【技术保护点】

1.一种众核芯片阵列的测试装置,其特征在于,所述装置包括:

2.根据权利要求1所述的装置,其特征在于,所述测试指令包括写指令、读指令,所述控制模块用于:

3.根据权利要求2所述的装置,其特征在于,所述控制模块用于:

4.根据权利要求3所述的装置,其特征在于,所述控制模块还用于:

5.根据权利要求4所述的装置,其特征在于,所述在确定该待测众核芯片读写正常的情况下,确定该待测众核芯片相应读写端口的连通性正常,包括:

6.根据权利要求2所述的装置,其特征在于,所述控制模块还用于:

7.根据权利要求2所述的装置,其特征在于,...

【技术特征摘要】

1.一种众核芯片阵列的测试装置,其特征在于,所述装置包括:

2.根据权利要求1所述的装置,其特征在于,所述测试指令包括写指令、读指令,所述控制模块用于:

3.根据权利要求2所述的装置,其特征在于,所述控制模块用于:

4.根据权利要求3所述的装置,其特征在于,所述控制模块还用于:

5.根据权利要求4所述的装置,其特征在于,所述在确定该待测众核芯片读写正常的情况下,确定该待测众核芯片相应读写端口的连通性正常,包括:

6.根据权利要求2所述的装置,其特征在于,所述控制模块...

【专利技术属性】
技术研发人员:刘学王佳政王若贇
申请(专利权)人:清华大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1