具有增加的沟道外围的金属氧化物半导体（MOS）器件及制造的方法技术

半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，每一个重复特征具有比漂移层的剩余部分高的掺杂剂浓度。

【技术实现步骤摘要】
【专利摘要】半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，每一个重复特征具有比漂移层的剩余部分高的掺杂剂浓度。【专利说明】具有增加的沟道外围的金属氧化物半导体(MOS)器件及制造的方法
本文中公开的主题涉及金属氧化物半导体(MOS)控制的器件，诸如功率器件(例如，MOSFET、IGBT、IBT、EST 等等)。
技术介绍
这部分意在向读者介绍可以与本公开内容的各种方面相关的技术的各种方面，所述本公开内容的各种方面在下面进行描述和/或要求保护。该讨论被认为是有助于向读者提供背景信息以促进对本公开内容的各种方面的更好的理解。因此，应当理解的是，这些综述就此而论被阅读，而不当作现有技术。 遍及现代电系统广泛地使用功率电子系统，以将电力从一个形式转换为另一个形式以供负载消耗。在该电力转换过程中，许多功率电子系统利用各种半导体器件和部件，诸如:晶闸管、二极管和各种类型的晶体管(例如，金属氧化物半导体场效应晶体管(M0SFET)、结型栅场效应晶体管(JFET)、绝缘栅双极型晶体管(IGBT)和其它合适的晶体管)。 具体地对于高电压和/或高电流应用，利用宽带隙半导体(诸如:碳化硅(SiC)、氮化铝(A1N)、氮化镓(GaN)等等)的器件与对应的硅(Si)器件相比，在高温操作、降低的导通电阻和更小的管芯大小方面给予了许多优点。因此，宽带隙半导体器件将优点提供给电转换应用，所述电转换应用包括例如电力分布系统(例如，在输电网络中)、电力生成系统(例如，在太阳能和风力转换器中)以及消费者商品(例如，电动车辆、设备、电源等等)。然而，在SiC与Si材料系统之间的差异例如可以使对于Si工作良好的特定材料处理和结构性特征(例如，装置设计和/或制造过程)对于对应的SiC半导体器件是不合适的，并且反之亦然。因此，除了它们的利益以外，宽带隙半导体材料也呈现了在器件设计和制备期间的挑战。
技术实现思路
下面概述了在范围上与最初要求保护的主题相当的特定实施例。这些实施例不意在限制所要求保护的专利技术的范围，但这些实施例意在仅提供本专利技术的可能形式的简短概要。实际上，本公开内容可以包含可以类似于或不同于下面叙述的实施例的各种形式。 在一个实施例中，半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，重复特征中的每一个特征具有比漂移层的剩余部分高的掺杂剂浓度。 在另一个实施例中，制造半导体器件的方法包括形成具有非平面表面的外延半导体层，其中非平面表面可以包括重复的三角形、矩形、圆形特征、或者其它合适的重复特征，其具有比外延半导体层的剩余部分高的掺杂。该方法包括:从外延半导体层的非平面表面的至少一部分形成非平面阱区域，以及从非平面阱区域的至少一部分形成非平面η+或ρ+区域。 在另一个实施例中，半导体器件包括具有厚度的漂移层，其中漂移层具有带有延伸一深度到漂移层中的多个沟槽特征的非平面表面。深度小于或等于漂移层的厚度的大约10%。该器件包括共形地设置在漂移层的非平面表面的至少一部分中的非平面P阱区域以及共形地设置在非平面P阱区域的至少一部分中的非平面η+区域。该器件也包括共形地设置在漂移层的至少一部分、P阱区域的一部分和η+区域的一部分上方的非平面介电层。该器件进一步包括共形地设置在非平面介电层的至少一部分上方的非平面栅极。 【专利附图】【附图说明】 当参考附图阅读下面的详细描述时，本专利技术的这些和其它特征、方面和优点将变得更好理解，在所述附图中相同的字符表示遍及附图的相同的部分，其中:图1是通常的平面MOSFET器件的示意图；图2是图示了通常的MOSFET器件的各种区域的电阻的示意图；图3是根据本方法的实施例的具有三角波器件轮廓的垂直非平面MOSFET器件的示意图；图4是根据本方法的实施例的具有三角波器件轮廓的非平面横向MOSFET器件的示意图；图5是根据本方法的实施例的具有方波器件轮廓的非平面MOSFET器件的示意图；图6是根据本方法的实施例的具有正弦波器件轮廓的非平面MOSFET器件的示意图；图7是图示了对于平面SiC MOSFET器件、非平面SiC MOSFET器件的实施例的漏极特性的曲线图；图8是图示了对于平面MOSFET器件和非平面MOSFET器件的实施例的反向电流-电压(IV)特性的曲线图；图9是根据本方法的实施例的图3的MOSFET器件的横截面视图；图10是具有更深的沟槽特征和(例如，与在ρ-/η-阱下方的漂移层的掺杂相比)在沟槽特征之间的漂移区域中的更高的掺杂的图3的MOSFET器件的实施例的横截面视图；图11是根据本方法的实施例的图5的MOSFET器件的横截面视图；图12是具有更深的沟槽特征和(例如，与在ρ-/η-阱下方的漂移层的掺杂相比)在沟槽特征之间的漂移区域中的更高的掺杂的图5的MOSFET器件的实施例的横截面视图；以及图13是图示了根据本方法的实施例的蜂巢状蜂窝器件设计的图解。 【具体实施方式】 下面将描述一个或多个特定实施例。为了提供对这些实施例的简明描述，不是实际实现的所有特征都在该说明书中进行了描述。应当理解的是，在任何这样的实际实现的开发中，如在任何工程或设计方案中，必须做出许多实现特定的决定以达到开发者的特定目标，诸如符合系统相关的和商业相关的约束，其可能从一个实现到另一个实现变化。此夕卜，应当理解的是，这样的开发努力可能是复杂的且耗费时间的，但对于具有该公开内容的好处的普通技术人员而言仍然将是设计、制备和制造的常规任务。 当介绍本公开内容的各种实施例的元件时，冠词“一”、“一个”和“该”意在意味着存在元件中的一个或多个。术语“包括”、“包含”和“具有”意在是包含的且意味着可能存在除了列出的元件以外的附加的元件。此外，应当理解的是，对本公开内容的“一个实施例”或“实施例”的引用不意在被解释为排除也并入所叙述特征的附加的实施例的存在。 现代功率电子学的基本建造块中的一个是场效应晶体管(FET)器件。例如，图1图示了平面η沟道场效应晶体管的有源单元，即双扩散金属氧化物半导体场效应晶体管(DM0SFET)，下文中的MOSFET器件10。可以理解的是，为了更清楚地说明MOSFET器件10以及下面讨论的其它器件的特定部件，可以省略特定通常理解的设计元件(例如，顶部金属化、钝化、边缘终止等等)。图示的图1的MOSFET器件10包括在η型衬底层14下方的设置在器件的底部上的漏极接点12。在衬底层14上方设置η型漂移层16。在MOSFET器件10的表面附近，在源极接点22的下方设置ρ阱18 (例如，阱区域18)和η+区域20。此外，介电层24使栅极26与η+区域20和ρ阱18隔离。在操作期间，适当的栅极电压(例如，在MOSFET器件10的阈值电压处或超过MOSFET器件10的阈值电压)可以使反型层在沟道区域28中形成，其可以允许电流在源极接点22与漏极接点12之间流动。应当理解的是，沟道区域28可以一般由MOSFET器件的ρ阱区域18与栅极电介质24之间的界面来限定。因此，如下面进一步讨论的，沟道区域本文档来自技高网...

【技术保护点】
一种半导体器件，包括：漂移层，被设置在衬底上，其中所述漂移层包括非平面表面，所述非平面表面包括平行于所述半导体器件的沟道的长度而定向的多个重复特征，并且其中，所述重复特征中的每一个特征具有比所述漂移层的剩余部分高的掺杂剂浓度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：AV博罗特尼科夫，PA罗西，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国;US