一种新型碳化硅MOSFET及其制造方法技术

本发明专利技术提供了一种新型碳化硅MOSFET及其制造方法，本发明专利技术中在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种新型碳化硅MOSFET及其制造方法，本专利技术中在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。【专利说明】—种新型碳化硅MOSFET及其制造方法
本专利技术涉及电子电路
，尤其涉及一种新型碳化硅MOSFET及其制造方法。
技术介绍
通常在碳化硅MOSFET器件制作过程中，需要进行多步的离子注入和高温激活退火工艺，这两种工艺都会造成碳化硅MOSFET器件的P阱表面反型导电沟道的粗糙度增大。 碳化硅器件的正常使用依赖于碳化硅器件中载流子的运输，如图1所示为载流子在P阱表面的输运路径，由图1可看出载流子在高表面粗糙度的P阱表面反型导电沟道输运时，载流子碰撞或散射几率会很大，造成MOSFET器件反型层沟道载流子迁移率很低，进一步会增加MOSFET器件的导通电阻，影响MOSFET器件的使用。 因此现在需要一种新型的碳化硅M0SFET，以降低导电沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率低，降低器件导通电阻。
技术实现思路
本专利技术提供了一种新型碳化硅MOSFET及其制造方法，本专利技术能够降低导电沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。 为了实现上述目的，本专利技术提供了以下技术手段: 一种新型碳化硅M0SFET，包括:SiC衬底、设置于所述SiC衬底上方的N—外延层、设置于所述N—外延层上方的两个P阱、设置于P阱上的相互紧邻的N+接触和P+接触，设置于两个P阱中间的JFET区，设置于JFET区上方并延伸至P阱上的Si02氧化层、设置于Si02氧化层上方的栅极，设置于P阱上方的源极、设置于所述SiC衬底下方的漏极，以及设置于所述两个P阱上与碳化硅衬底相同大小的P —外延层。 优选的，所述P 一夕卜延层的厚度为0.01?0.lum。 优选的，所述P —外延层掺杂浓度为1 X 1016cm_3?1 X 1017cm_3。 优选的，所述P—外延层的掺杂介质为铝或硼。 一种新型碳化硅MOSFET的制造方法，包括: 在SiC衬底上外延N 一外延层； 在所述N 一外延层上进行离子注入形成两个P阱，所述两个P阱中间为JFET区； 在所述两个P阱上方外延P 一外延层； 分别在所述两个P阱上进行离子注入形成N+接触和P+接触； 在高温激活退火炉中将经上述步骤后形成的器件在1500°C?1850°C温度下退火； 在所述P —外延层上方热氧化Si02氧化层； 在所述Si02氧化层上方淀积多晶硅形成栅极； 分别在所述两个P阱上方构建源极； 在所述SiC衬底下方构建漏极。 优选的,所述在SiC衬底上外延N—外延层具体包括: 在SiC衬底上外延掺杂浓度为1 X 1015cnT3?1 X 1016cnT3，生长厚度为5?35um的 N—外延层。 优选的，所述在所述N —外延层上进行离子注入形成两个P阱具体包括:在N —外延层上进行三次或四次离子注入A1离子，形成生长深度为0.5?1.5um、掺杂浓度为1 X 1018cm 3 ?5 X 1018cm 3 的两个 P 讲； 所述分别在所述两个P阱上进行离子注入形成N+接触和P+接触具体包括:在每个P阱上进行三次或四次离子注入A1离子，形成深度为0.2?0.3um、掺杂浓度为1 X 1019cm_3?5 X 1019cm_3的P+接触，然后进行三次或四次离子注入N离子，在每个P阱中形成深度为0.2?0.3um、掺杂浓度为1 X 1019cm_3?5X 1019cm_3的N+接触。 优选的，所述在所述JFET区上方外延P—外延层具体包括: 在JFET区上方外延一层掺杂浓度为lX1016cnT3?1 X 1017cnT3，厚度为0.01?0.lum的P—外延层。 优选的，所述在所述P —外延层上方热氧化Si02氧化层具体包括: 在高温氧化炉中1200°C?1350°C温度下，将P—外延层干氧热氧化生长20nm?60nm的Si02氧化层。 优选的，所述在所述Si02氧化层上方淀积多晶硅形成栅极具体包括:在Si02氧化层上采用低压化学气相淀积法淀积0.1?lum、掺杂浓度为IX 102°cm_3?3X 102°cm_3的多晶硅，形成栅极； 所述分别在所述两个P阱上方构建源极和在所述SiC衬底下方构建漏极具体包括:在所述N+接触、P+接触和SiC衬底背面淀积30?lOOnm Ti和100?300nm A1合金，作为欧姆接触金属，并在800°C?1000°C氮气氛围中退火2?5min形成欧姆接触。 本专利技术提供了一种新型的碳化硅M0SFET，在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P —外延层，载流子输运在P —外延层反型沟道，由于P—外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1为现有技术中载流子在P阱表面的输运路径； 图2为本专利技术实施例公开的一种新型的碳化硅MOSFET的结构示意图； 图3为本专利技术实施例公开的载流子在P—外延层的输运路径； 图4为本专利技术实施例公开的一种新型的碳化硅MOSFET中漏极和源极的导电电流示意图； 图5为本专利技术实施例公开的一种新型的碳化硅MOSFET制造方法的流程图； 图6a_6g为本专利技术实施例公开的与新型的碳化硅MOSFET制造方法对应的MOSFET结构示意图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 如图2所示，本专利技术提供了一种新型碳化硅M0SFET，包括:SiC衬底9、设置于所述SiC衬底9上方的N—外延层8、设置于所述N—外延层8上方的两个P阱7、设置于P阱7上的相互紧邻的N+接触5和P+接触6，设置于两个P阱7中间的JFET区11，设置于JFET区11上方并延伸至P阱7上的Si02氧化层2、设置于Si02氧化层2上方的栅极1，设置于P阱7上方的源极4和设置于所述SiC衬底9下方的漏极10，此外，还包括: 设置于所述两个P阱7上与碳化硅衬底相同大小的P—外延层3。 为了达到更好提高载流子的迁移效率，优选的P—外延层3的厚度为0.01?0.lum，掺杂浓度为lX10本文档来自技高网...

【技术保护点】
一种新型碳化硅MOSFET，其特征在于，包括：SiC衬底(9)、设置于所述SiC衬底(9)上方的N－外延层(8)、设置于所述N－外延层(8)上方的两个P阱(7)、设置于P阱(7)上的相互紧邻的N+接触(5)和P+接触(6)，设置于两个P阱(7)中间的JFET区(11)，设置于JFET区(11)上方并延伸至P阱(7)上的SiO2氧化层(2)、设置于SiO2氧化层(2)上方的栅极(1)，设置于P阱(7)上方的源极(4)、设置于所述SiC衬底(9)下方的漏极(10)，以及设置于所述两个P阱(7)上与碳化硅衬底相同大小的P－外延层(3)。

【技术特征摘要】

【专利技术属性】
技术研发人员：李诚瞻，吴煜东，赵艳黎，蒋华平，高云斌，丁荣军，
申请(专利权)人：株洲南车时代电气股份有限公司，
类型：发明
国别省市：湖南;43