半导体器件制造技术

技术编号:10906708 阅读:71 留言:0更新日期:2015-01-14 15:28
提供一种半导体器件,能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有:第1电极;与第1电极对置的第2电极;第1半导体层,具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构,设置在第1电极上;第2导电类型的第2半导体层,设置在第1半导体层上,与第2半导体区相接;第1导电类型的第3半导体层,在第1区域中,设置在第2半导体层上,与第2电极连接;以及第3电极,在第1区域中,隔着绝缘膜与第2半导体层相接。在第1区域中,第1半导体区包含:位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。

【技术实现步骤摘要】
【专利摘要】提供一种半导体器件,能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有:第1电极;与第1电极对置的第2电极;第1半导体层,具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构,设置在第1电极上;第2导电类型的第2半导体层,设置在第1半导体层上,与第2半导体区相接;第1导电类型的第3半导体层,在第1区域中,设置在第2半导体层上,与第2电极连接;以及第3电极,在第1区域中,隔着绝缘膜与第2半导体层相接。在第1区域中,第1半导体区包含:位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。【专利说明】半导体器件(相关申请)本申请享受将日本专利申请2013-145372 (申请日:2013年7月11日)作为基础申请的优先权,本申请通过参照该基础申请而包含其全部内容。
本专利技术的实施方式涉及半导体器件。
技术介绍
在家用电器、通信设备、车载用马达等中的电力变换、控制等中使用具有高速开关特性和数十?数百伏的反向阻止电压(耐压)的半导体器件(功率半导体器件)。在这样的半导体器件中,兼具高耐压和低导通电阻的超结结构的半导体器件引人注目。 在超结结构的半导体器件中,作为漂移层的η型柱区的杂质浓度设定得越高,其导通电阻越低。但是,η型柱区的杂质浓度由晶片工艺中使用的半导体晶片的规格、或形成超结结构的工艺条件决定。而且,在形成超结结构之后,不能事后变更导通电阻。
技术实现思路
本专利技术要解决的问题是,提供可以在形成超结结构之后变更导通电阻和对恢复电流的耐性的半导体器件。 实施方式的半导体器件具有:第I电极;与上述第I电极对置的第2电极;第I半导体层,具有在与从上述第I电极朝着上述第2电极的第I方向交叉的第2方向上交互排列了第I导电类型的第I半导体区和第2导电类型的第2半导体区的结构,设置在上述第I电极上;第2导电类型的第2半导体层,设置在上述第I半导体层上,与上述第2半导体区相接;第I导电类型的第3半导体层,在第I区域中,设置在上述第2半导体层上,与上述第2电极连接;以及第3电极,在上述第I区域中,隔着绝缘膜与上述第2半导体层相接。在上述第I区域中,上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。 【专利附图】【附图说明】 图1是示出第I实施方式的半导体器件的示意性的剖面图。 图2是示出第I实施方式的半导体器件的示意性的平面图。 图3是示出第2实施方式的半导体器件的示意性的剖面图。 图4是示出第3实施方式的半导体器件的示意性的剖面图。 【具体实施方式】 以下,参照【专利附图】【附图说明】实施方式。在以下的说明中,对相同的部件赋予相同的附图标记,对曾经说明过的部件适当地省略其说明。 (第I实施方式) 图1是示出第I实施方式的半导体器件的示意性的剖面图。 图2是示出第I实施方式的半导体器件的示意性的平面图。 在图1中示出图2所示的半导体器件I的有源区域Ia (第I区域)中的A_A’线的剖面、和半导体器件I的周边区域Ip (第2区域)中的B-B’线的剖面。另外,在图1左边示出半导体器件I截止时的有源区域Ia和周边区域Ip中的深度与电场强度的关系。半导体器件I的深度指后述的η型的半导体区13η和ρ型的半导体区13ρ的接合部附近的深度。 在本实施方式中,把从漏极电极50朝着半导体层15 (或源极电极51)的方向作为Z方向(第I方向),把与Z方向交叉的方向作为Y方向(第2方向),把与Z方向和Y方向交叉的方向作为X方向。 第I实施方式的半导体器件I是上下电极结构的功率半导体器件。半导体器件I具有有源区域Ia和周边区域lp。周边区域Ip包围有源区域la。在有源区域Ia中配置多个 M0SFET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)。漏极电极50和源极电极51夹着半导体而对置。在半导体器件I中,通过控制栅极电极的电压而使漏极电极50与源极电极51之间通电(导通状态)或不通电(截止状态)。在导通状态下,经由有源区域Ia在源极与漏极间流过电流。 在半导体器件I中,在漏极电极50 (第I电极)上设置n+型的漏极层10。在漏极电极50的上侧设置半导体层15 (第I半导体层)。在漏极电极50与半导体层15之间设置漏极层10。 半导体层15具有例如η型的半导体区13η(第I半导体区)和ρ型的半导体区13ρ(第2半导体区)在Y方向上交互排列的超结结构。半导体区13η是MOSFET的漂移层。在Y方向上,半导体区13ρ的宽度与被半导体区13ρ夹着的半导体区13η的宽度相同。半导体区13ρ在X方向上延伸。 在半导体层15上设置ρ型的基极层20 (第2半导体层)。基极层20与超结结构的半导体区13ρ相接。 另外,在有源区域Ia中,在基极层20上设置η+型的源极层21 (第3半导体层)。在源极层21上设置源极电极51 (第2电极)。在有源区域Ia中,源极层21与源极电极51连接。在周边区域Ip中不设置源极电极51。在有源区域Ia中,栅极电极30 (第3电极)隔着栅极绝缘膜31与半导体区13η、基极层20和源极层21相接。栅极电极30在X方向上延伸。栅极电极30与栅极焊盘52电连接。 在有源区域Ia和周边区域Ip中,半导体区13η具有:位于漏极电极50侧的第I部分I In、和被第I部分Iln和基极层20夹着的第2部分12η。 在本实施方式中,把η+型、η型称为“第I导电类型”,把P型称为“第2导电类型”。另外,杂质浓度以η.型、η型的顺序降低。作为η.型、η型的杂质元素,可举出例如磷(P)、砷(As)、锑(Sb)等。作为ρ型的杂质元素,可举出例如硼(B)等。 例如,在有源区域Ia和周边区域Ip中,向超结结构的半导体区13η中注入磷(P)。另外,向半导体区13ρ中注入硼(B)。进而,向第I部分Iln中注入氢(质子(H+)),进行热处理。形成了超结结构之后从漏极层10侧注入氢。不向第2部分12η注入氢。 通过向第I部分Iln注入氢,第I部分的杂质浓度变得比第2部分12η的杂质浓度高。另外,氢的浓度分布为越靠近漏极电极50侧越浓。第2部分12η的杂质浓度与半导体区13ρ的杂质浓度相同。 在此,“杂质浓度”指赋予半导体材料的导电性的杂质元素的有效浓度。例如,在半导体材料中含有作为施主的杂质元素和作为受主的杂质元素时,将激活了的杂质元素中的、排除了施主和受主相抵消部分的浓度作为杂质浓度。 由此,第2部分12η与半导体区13ρ的接合部的电场强度在Z方向(深度方向)上示出恒定的值。另外,第I部分Iln与半导体区13ρ的接合部的电场强度在Z方向上形成梯度。 漏极层10、半导体区13η、13ρ、基极层20和源极层21的材料包含例如硅(Si)等。向漏极层10、半导体区13η、13ρ、基极层20和源极层21中导入上述的杂质元素。另外,在漏极层10、半导体区13η、13ρ、基本文档来自技高网...

【技术保护点】
一种半导体器件,其特征在于具有:第1电极;与上述第1电极对置的第2电极;第1半导体层,具有在与从上述第1电极朝着上述第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构,设置在上述第1电极上;第2导电类型的第2半导体层,设置在上述第1半导体层上,与上述第2半导体区相接;第1导电类型的第3半导体层,在第1区域中,设置在上述第2半导体层上,与上述第2电极连接;以及第3电极,在上述第1区域中,隔着绝缘膜与上述第2半导体层相接,且在上述第1区域和第2区域中,上述第1半导体区包含:位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:浦秀幸山下浩明小野昇太郎泉沢优
申请(专利权)人:株式会社东芝
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1