用于顺序写入的非易失性存储器设备制造技术

本发明专利技术包括非易失性存储器单元、控制单元和接口。控制单元接收写入请求，并且当接收数据的大小小于擦除管理单位的大小时，控制单元判定接收数据是否是用于通过顺序管理进行写入的对象，并且当接收数据是用于通过顺序管理进行写入的对象时，控制单元执行用于顺序写入具有小于擦除管理单位的大小的大小的接收数据的第一写入处理，并且当接收数据不是用于通过顺序管理进行写入的对象时，控制单元执行用于以写入管理单位写入具有小于擦除管理单位的大小的大小的接收数据的第二写入处理。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术包括非易失性存储器单元、控制单元和接口。控制单元接收写入请求，并且当接收数据的大小小于擦除管理单位的大小时，控制单元判定接收数据是否是用于通过顺序管理进行写入的对象，并且当接收数据是用于通过顺序管理进行写入的对象时，控制单元执行用于顺序写入具有小于擦除管理单位的大小的大小的接收数据的第一写入处理，并且当接收数据不是用于通过顺序管理进行写入的对象时，控制单元执行用于以写入管理单位写入具有小于擦除管理单位的大小的大小的接收数据的第二写入处理。【专利说明】用于顺序写入的非易失性存储器设备
本专利技术涉及一种可以防止由小尺寸的存取造成的速度下降的非易失性存储器设备、非易失性存储器控制设备、及非易失性存储器控制方法。
技术介绍
近来，NAND闪存已被广泛用作非易失性存储器。在使用NAND闪存的存储设备中，电子数据的写入速度根据写入大小改变。称为垃圾收集的处理对变化有很大的影响(参阅专利文献I和2)。由于与用于对NAND闪存执行写入操作的主机设备的存取(access，访问)独立地执行该操作，因此该操作与存取速度的瞬时和快速降低相关联。因此，有必要降低垃圾收集的频率以保持性能。 在一般的闪存设备中，将写入闪存中的数据分为两类，S卩，以块为单位和以页为单位，并进行管理。在块单位管理中执行其中闪存的块大小的整数倍(下文称为块单位)被假设为一个单位的管理，并且在页单位管理中执行其中相同闪存的页大小的整数倍(下文称为页单位)被假设为一个单位的管理。块包括多个页。因此，通常为(块单位〉页单位)。 垃圾收集是一种操作,其中收集由页单位(page unit,页单元)管理的区域并被升格为通过块单位进行的管理。因此，当执行写入使得从最初就执行由块单位进行的管理时，可以防止垃圾收集的发生。这可以通过利用块单位的整数倍执行写入来实现。因此，在必须执行高速写入的情况下，通常使用以块单位的整数倍执行存取的方法。 引用列表 专利文献 专利文献I JP 2007-193883A 专利文献2:JP 2007-58840A
技术实现思路
本专利技术要解决的问题 然而，近年来根据闪存混合(Flash Bender)的趋势，块大小和块中的页的数量趋于逐年增加。因此，可以预测主机设备的缓冲器大小(依次存取的最大存取大小)在不久的将来低于块单位(block unit，块单元)的大小。现有设备的缓冲器大小几乎不改变，并且新设备的缓冲器大小增加相应地引起成本增加。因此，需要一种技术来抑制由小尺寸写入造成的速度降低。 该问题并不特定于NAND闪存并且对其中存在主机设备的缓冲器大小低于非易失性存储器设备的管理单位的可能性的所有非易失性存储器来说是共同的。 因此，本专利技术的目的是提供一种其中能够防止由小尺寸存取引起垃圾收集并由此引起速度降低的非易失性存储器设备、非易失性存储器控制设备、及非易失性存储器控制方法。 问题的解决方案 为了解决上述问题，本
技术实现思路
是一种包括非易失性存储器单元、控制单元和接口的非易失性存储器设备。控制单元接收写入请求，当接收数据的写入大小小于擦除的管理单位时判定数据是否是顺序管理的写入的对象，当数据是顺序管理的写入的对象时执行顺序写入小于擦除的管理单位的接收数据的第一写入处理，并且当数据不是顺序管理的写入的对象时执行依据写入的管理单位写入小于擦除的管理单位的接收数据的第二写入处理。 本专利技术是一种非易失性存储器控制设备和控制方法，其接收写入请求，当接收数据的写入大小小于擦除的管理单位时判定数据是否是顺序管理的写入的对象，当数据是顺序管理的写入对象时执行顺序写入小于擦除的管理单位的接收数据的第一写入处理，并且当数据不是顺序管理的写入对象时执行依据写入的管理单位写入小于擦除的管理单位的接收数据的第二写入处理。 本专利技术是一种非易失性存储器控制设备和控制方法，其中定义主机侧的命令，其指示利用顺序管理将小于擦除的管理单位的数据写入非易失性存储器设备的特定区域。数据的大小小于擦除的管理单位。 本专利技术的效果 本专利技术可以减小垃圾收集的频率并防止速度降低，因为在特定区域中顺序写入要被判定为顺序写入对象的小于擦除的管理单位的数据。 【专利附图】【附图说明】 图1是本专利技术可以适用的示例性闪速存储器设备的框图。 图2是用于描述闪速存储器的存储区域的示意图。 图3是用于描述并行闪速存储器的存储区域(P块单位)的示意图。 图4是用于描述并行闪速存储器的存储区域(P页单位)的示意图。 图5是用于描述闪速存储器的物理地址空间的示意图。 图6是用于描述逻辑地址空间的示意图。 图7是用于描述执行了 P块单位管理的数据的数据结构的示意图。 图8是用于描述执行了顺序管理的数据的数据结构的示意图。 图9是用于描述执行了 P页单位管理的数据的数据结构的示意图。 图10是用于描述P块单位保持管理数据的数据结构的示意图。 图11是用于描述P块单位管理的管理数据的数据结构的示意图。 图12是用于描述顺序管理的管理数据的数据结构的示意图。 图13是用于描述P页单位管理的第一管理数据的数据结构的示意图。 图14是用于描述P页单位管理的第二管理数据的数据结构的示意图。 图15是写入处理的整个流程的流程图。 图16是用于描述P块单位中的写入的流程图。 图17是用于描述判定通过闪速存储器对其执行顺序写入的对象的判定方法的流程图。 图18是顺序管理登记命令的示例性表的示意图。 图19是顺序管理登记命令的处理的流程图。 图20是主机清楚表明写入的顺序性并且在主机设备不管理顺序管理登记命令的表的情况下的方法的处理的流程图。 图21是判定写入命令是否与过去的顺序管理登记命令一致的处理的流程图。 图22是主机设备管理顺序管理登记命令的表的方法中的顺序管理登记命令的处理的流程图。 图23是主机设备管理顺序管理登记命令的表的方法中的顺序管理登记删除命令的处理的流程图。 图24是P块单位管理写入的处理的流程图。 图25是顺序管理写入的处理的流程图。 图26是P页单位管理写入的处理的流程图。 图27是相互比较各个判定方法的表的示意图。 图28是比较传统方法与本专利技术的判定方法的表的示意图。 图29是用于描述写入方法的实例I的示意图。 图30是用于描述写入方法的实例2的示意图。 图31是用于描述写入方法的实例3的示意图。 图32是用于描述写入方法的实例4的示意图。 图33是用于描述在读取时处理L块单位的示意图。 图34是用于描述在读取时处理L块单位的示意图。 图35是用于描述在读取时处理L块单位的示意图。 图36是用于描述在读取时处理L块单位的示意图。 图37是用于描述在读取时处理L块单位的示意图。 图38是用于描述在顺序写入途中终止的情况下处理L块单位的示意图。 图39是用于描述在顺序写入途中终止的情况下处理L块单位的示意图。 图40是用于描述在顺序写入途中终止的情况下处理L块单位的示意图。 图41是用于描述在顺序写入途中终止的情况下处理L块单位的示意图。 图42是用于描述顺序管理登记命令表的配置方法的示意图。 【具体实施方式】 下文将要描述的实施本文档来自技高网...

【技术保护点】
一种非易失性存储器设备，包括：非易失性存储器单元；控制单元；以及接口，其中所述控制单元被配置为接收写入请求；当接收数据的写入大小小于擦除的管理单位时，判定数据是否是顺序管理的写入的对象；当所述数据是所述顺序管理的写入的对象时，执行顺序写入小于所述擦除的管理单位的所述接收数据的第一写入处理；并且当所述数据不是所述顺序管理的写入的对象时，执行依据写入的管理单位写入小于所述擦除的管理单位的所述接收数据的第二写入处理。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山添弘晃，中岛大辅，西浦敏文，长岛宽，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP