基于折叠漂移区的SOI耐压结构及功率器件制造技术

本发明专利技术公开一种基于折叠漂移区的SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。本发明专利技术通过在功率器件半导体有源层和介质埋层之间设置有多个叉指介质槽来提高横向和纵向耐压，并使得器件的阻断特性获得显著改善。

【技术实现步骤摘要】
基于折叠漂移区的SOI耐压结构及功率器件
本专利技术涉及半导体功率器件和功率集成
，具体涉及一种用于功率器件或高压集成电路中，基于折叠漂移区的SOI(SiliconOnInsulator，绝缘衬底上的硅)耐压结构及功率器件。
技术介绍
SOI(SiliconOnInsulator)功率器件具有高的工作速度和集成度、可靠的绝缘性能、强的抗辐照能力和大的安全工作区的优点，广泛用于电力电子、工业自动化、航空航天和武器装备等领域，是SOI功率集成电路的核心器件。典型的常规n型SOILDMOS(LateralDoubleDiffusedMetalOxideSemicondutor，横向双扩散金属氧化物半导体)器件的结构如图1所示，由源电极1，n+源区2，栅电极3，n型有源半导体层4，n+漏区5，漏电极6，p型沟道区7，p型衬底半导体层8和介质埋层9组成。器件的耐压由纵向耐压和横向耐压中的较小者决定，其中横向耐压由横向电场沿耐压长度进行电离积分计算得到，因而提高横向耐压的设计思路是：提高平坦化表面电场分布和增加漂移区长度。首先，平坦化表面电场的方法包括：降低表面电场(RESURF)、横向变掺杂、场板和SJ(SuperJunction，超结)结构等。其中陈星弼院士提出的SJ结构，其比导通电阻与耐压的1.3次方关系打破了常规器件中2.5次方的硅极限。P柱和N柱间的电荷平衡至关重要，导通电阻和耐压的矛盾关系随着N(P)柱深宽比的增加进一步改善，但是高深宽比SJ往往需要多次外延或深槽刻蚀等特殊工艺，存在工艺复杂、成本高昂和可靠性低的缺点。其次，在平坦化表面电场的基础上，随着功率器件有源层长度的增加，击穿电压增大。但是增加有源层长度会导致常规高压功率器件尺寸巨大，制造成本高昂，同时与半导体集成电路的等比例减小的发展趋势相悖，这严重束缚了分立器件和功率集成电路的发展及应用，因此减小高压功率器件表面长度就成为功率集成电路技术的关键。通过改变体电场分布或者把横向耐压引入纵向，是减小器件表面长度、提高耐压的有效方法。在半导体表面插入介质槽，依靠其对载流子的阻挡作用把耐压引入纵向，提高横向耐压，如图2。在有源层4表面形成多个介质槽10，对载流子产生阻挡作用，促使漂移区电场重构，提高横向耐压。但是由于上述介质槽仅存在于上表面，载流子的阻挡效果不佳，导致有效横向耐压长度并没有明显增加，器件耐压改善有限。通过在介质埋层产生界面电荷，增强介质埋层中的电场，导致体电场重新分布，从而提高器件耐压，如图3所示。在常规SOI功率器件的有源层4中，介质埋层9之上设置有至少一个界面岛型埋层11，有源层的导电类型与界面岛型埋层的导电类型相反。当正的高漏极电压添加到漏，同时源、栅和衬底接地时，介质埋层上界面将自适应地收集空穴，空穴浓度从源到漏线性增加。根据高斯定理，这些界面空穴能有效的增加介质埋层电场和提高耐压。通过施加衬底偏压，使得有源层电场重新分布，可显著提高击穿电压。在常规SOI器件的衬底层背面制作衬底电极，衬底电场的调制作用使有源层的体内电场重新分布，漏极电场降低，源极电场增加，器件的击穿电压较常规LDMOS增加47.8％。把耐压引入纵向，通过衬底分压作用可以提高击穿特性，如图4所示。在常规SOI器件中加入部分SiO2介质埋层12，在沟道区下面有一个开窗口。反向偏置时，器件通过开窗口向衬底耗尽，部分电势由衬底承担，而且导通时产生的热量可以通过该开窗口由衬底向外散发，具有较好的热特性。有源层4为变化掺杂浓度分布，以改善表面电场分布。通过在有源层表面刻蚀硅槽，形成横向折叠形貌，具有增加横向宽度和降低导通电阻的作用，如图5。通过刻蚀工艺，器件横向形成厚度不同的薄有源层13和厚有源层14。硅槽用半绝缘多晶硅填充，其电场调制作用改善有源层电场分布。正向导通时，电流流经厚度不同的有源层，硅槽侧面的电流等效于增加器件的宽度，因而导通和耐压特性获得较大的改善，接近于SJ器件的性能。综上所述，目前把耐压引入纵向以减小器件长度的方法主要是在表面嵌入介质槽，通过其对载流子的阻挡作用改善耐压特性。但是由于表面介质槽阻挡效果不佳，有效横向耐压长度并没有明显增加，器件耐压未获得理想结果；在平坦化表面电场分布的技术中，器件的横向耐压长度并没有增加；而且在改善表面电场的SJ结构中，高深宽比SJ的制作工艺复杂、成本高昂，改进结构往往未能实现电荷的充分补偿，耐压和导通电阻改善有限。
技术实现思路
本专利技术针对现有SOI功率器件把横向耐压引入纵向的结构中存在的表面介质槽阻挡效果不佳、横向有效耐压长度并没有明显增加，而导致高压功率器件尺寸巨大、制造成本高昂的问题，提出一种基于折叠漂移区的SOI耐压结构及功率器件。为解决上述问题，本专利技术是通过以下技术方案实现的：一种基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。上述方案中，所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。上述方案中，所述下延介质槽和上延介质槽为一对一间隔设置。上述方案中，所述介质埋层上开有用于散热的硅窗口。根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即基于折叠漂移区的SOILDMOS器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处设置有源区、沟道区和漏区；源区和沟道区相贴，并同时设置在有源层的一侧上边角处；漏区则设置在有源层的另一侧上边角处；有源层的表面设有源电极、栅电极和漏电极；源电极覆于源区的正上方，栅电极同时覆于源区和沟道区的上方；漏电极覆于漏区的上方；其特征在于：所述有源层内还进一步设有叉指介质槽。根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即基于折叠漂移区的SOIIGBT器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处设置有阴极区、沟道区和阳极区；阴极区和沟道区相贴，并同时设置在有源层的一侧上边角处；阳极区则设置在有源层的另一侧上边角处；有源层的表面设有阴极、栅电极和阳极；阴极覆于阴极区的正上方，栅电极同时覆于阴极区和沟道区的上方；阳极覆于阳极区的上方；其特征在于：所述有源层内处还进一步设有叉指介质槽。根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即功率二极管器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处分别设置有阴极区和阳极区；有源层的表面设有阴极和阳极；阴极覆于阴极区的正上方；阳极覆于阳极区的上方；其特征在于：所述有源层内处还进一步设有叉指介质槽。与现有技术相比，本专利技术的优点表现在：1、成对的叉指介质槽可实现载流子的可靠阻挡，通过形成折叠型耐压路径，显著提高器件的有效横向耐压长度，能解决减小器件表面长度、提高耐压的技术难题；此外，在叉指介质槽的上下表面的拐本文档来自技高网...

【技术保护点】
基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)，其特征在于：所述有源层(4)内还设有叉指介质槽(15)；该叉指介质槽(15)由至少一个从有源层(4)表面向下延伸的下延介质槽和至少一个从介质埋层表面(9)向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层(4)的厚度，且下延介质槽和上延介质槽在有源层内(4)相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。

【技术特征摘要】
1.基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)，其特征在于：所述有源层(4)内还设有叉指介质槽(15)；该叉指介质槽(15)由至少一个从有源层(4)表面向下延伸的下延介质槽和至少一个从介质埋层(9)表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层(4)的厚度，且下延介质槽和上延介质槽在有源层(4)内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙；界面电荷密度随着叉指介质槽(15)高度的增加而提高，器件阻断特性进一步改善；随着叉指介质槽(15)宽度和间距的减小，有效横向耐压长度进一步增加；通过这两种机理的共同作用，器件的整体耐压得以提高。2.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。3.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽和上延介质槽为一对一间隔设置。4.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述介质埋层(9)上开有用于散热的硅窗口。5.根据权利要求1～4中任意一项所述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)；所述有源层(4)内的两侧上边角处设置有源区(2)、沟道区(7)和漏区(5)；源区(2)和沟道区(7)相贴，并同时设置在有源层(4)的一侧上边角处；漏区(5)则设置在...

【专利技术属性】
技术研发人员：李琦，李海鸥，左园，翟江辉，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45