基于折叠漂移区的SOI耐压结构及功率器件制造技术

本发明专利技术公开一种基于折叠漂移区的SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。本发明专利技术通过在功率器件半导体有源层和介质埋层之间设置有多个叉指介质槽来提高横向和纵向耐压，并使得器件的阻断特性获得显著改善。

【技术实现步骤摘要】
基于折叠漂移区的SOI耐压结构及功率器件
本专利技术涉及半导体功率器件和功率集成
，具体涉及一种用于功率器件或高压集成电路中，基于折叠漂移区的SOI(SiliconOnInsulator，绝缘衬底上的硅)耐压结构及功率器件。
技术介绍
SOI(SiliconOnInsulator)功率器件具有高的工作速度和集成度、可靠的绝缘性能、强的抗辐照能力和大的安全工作区的优点，广泛用于电力电子、工业自动化、航空航天和武器装备等领域，是SOI功率集成电路的核心器件。典型的常规n型SOILDMOS(LateralDoubleDiffusedMetalOxideSemicondutor，横向双扩散金属氧化物半导体)器件的结构如图1所示，由源电极1，n+源区2，栅电极3，n型有源半导体层4，n+漏区5，漏电极6，p型沟道区7，p型衬底半导体层8和介质埋层9组成。器件的耐压由纵向耐压和横向耐压中的较小者决定，其中横向耐压由横向电场沿耐压长度进行电离积分计算得到，因而提高横向耐压的设计思路是：提高平坦化表面电场分布和增加漂移区长度。首先，平坦化表面电场的方法包括：降低表面电场(RESURF)、横向变本文档来自技高网...

【技术保护点】
基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)，其特征在于：所述有源层(4)内还设有叉指介质槽(15)；该叉指介质槽(15)由至少一个从有源层(4)表面向下延伸的下延介质槽和至少一个从介质埋层表面(9)向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层(4)的厚度，且下延介质槽和上延介质槽在有源层内(4)相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。

【技术特征摘要】
1.基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)，其特征在于：所述有源层(4)内还设有叉指介质槽(15)；该叉指介质槽(15)由至少一个从有源层(4)表面向下延伸的下延介质槽和至少一个从介质埋层(9)表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层(4)的厚度，且下延介质槽和上延介质槽在有源层(4)内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙；界面电荷密度随着叉指介质槽(15)高度的增加而提高，器件阻断特性进一步改善；随着叉指介质槽(15)宽度和间距的减小，有效横向耐压长度进一步增加；通过这两种机理的共同作用，器件的整体耐压得以提高。2.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。3.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽和上延介质槽为一对一间隔设置。4.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述介质埋层(9)上开有用于散热的硅窗口。5.根据权利要求1～4中任意一项所述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)；所述有源层(4)内的两侧上边角处设置有源区(2)、沟道区(7)和漏区(5)；源区(2)和沟道区(7)相贴，并同时设置在有源层(4)的一侧上边角处；漏区(5)则设置在...

【专利技术属性】
技术研发人员：李琦，李海鸥，左园，翟江辉，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45