横向对称DMOS管及其制造方法技术

横向对称DMOS管，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的两个有源区，有源区上方设置有与有源区欧姆接触的有源区金属电极；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区，所述漂移区和沟道区上方均为绝缘层覆盖，绝缘层上分布有栅极和副栅，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。本发明专利技术还公开了一种横向对称DMOS管制造方法。本发明专利技术可以通过在副栅极施加正电压吸引电荷在副栅下方反型，降低DMOS管的导通电阻，在作为静电防护器件使用时可以将副栅和栅极连接以增大栅漏电容，提高栅极电荷耦合速度，帮助器件快速开启。

【技术实现步骤摘要】
【专利摘要】横向对称DMOS管，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的两个有源区，有源区上方设置有与有源区欧姆接触的有源区金属电极；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区，所述漂移区和沟道区上方均为绝缘层覆盖，绝缘层上分布有栅极和副栅，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。本专利技术还公开了一种横向对称DMOS管制造方法。本专利技术可以通过在副栅极施加正电压吸引电荷在副栅下方反型，降低DMOS管的导通电阻，在作为静电防护器件使用时可以将副栅和栅极连接以增大栅漏电容，提高栅极电荷耦合速度，帮助器件快速开启。【专利说明】横向对称DMOS管及其制造方法
本专利技术属于半导体制造领域，涉及高压DMOS管的设计和制造，特别是涉及一种横向对称DMOS管及其制造方法。
技术介绍
DMOS 是双重扩散 MOSFET (double-Diffused MOSFET)的缩写，由于 DMOS 采用浅注入的漂移区承受高压，因此DMOS源漏之间的耐压性能得到大幅提升；DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET (vertical double-diffusedM0SFET)和横向双扩散金属氧化物半导体场效应管LDMOSFET (lateral double-dif fusedMOSFET)。 DMOS器件导通电阻是指在器件工作时，从漏到源的电阻。对于LDMOS器件应尽可能减小导通电阻。当导通电阻很小时，器件就会提供一个很好的开关特性，因为漏源之间小的导通电阻，会有较大的输出电流，从而可以具有更强的驱动能力。 同时，现有的在芯片引脚处的静电防护电路通常采用功率器件，例如二极管、三极管、CMOS及SCR器件组成，其中采用CMOS或三极管的典型实施方式如图1所示，P或NMOS管的栅极、源极和衬底连接在一起与静电泄放线，通常是集成电路芯片中最主要使用的电源线或地线连接，漏极与被防护的引脚连接，当静电来临时，由于静电脉冲通常是高频高压脉冲，通过MOS管栅极和漏极之间的寄生电容CGD，高压脉冲耦合到MOS管栅极，使MOS管栅电压发生变化，MOS管导通，从而将静电从漏端泄放到源端。 对于高压工艺中的DM0S，由于需要采用漂移区设计以增大源漏之间的耐压，使栅极的多晶硅引线距离漏极距离增加，寄生电容CGD电容值很小，在上述静电防护过程中，漏极ESD电压难以耦合到栅极，静电防护效果变差。
技术实现思路
为提高横向DMOS管的导通性能和高频特性，本专利技术公开了一种横向对称DMOS管及其制造方法。 本专利技术所述横向对称DMOS管,包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的两个有源区，有源区上方设置有与有源区欧姆接触的有源区金属电极；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区，所述漂移区和沟道区上方均为绝缘层覆盖，绝缘层上分布有栅极和副栅，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。 优选的，所述两个有源区上的副栅与栅极平行布置，副栅位于栅极两侧，两根副栅的端头以金属连线对应连接。 优选的，所述有源区上方靠近漂移区一侧设置有金属硅化物层。 优选的，所述栅极和副栅为类型和厚度相同的多晶硅。 优选的，所述副栅为与有源区金属电极相同的金属电极。 优选的，还包括紧邻所述有源区远离漂移区的具备第一掺杂类型的衬底电位区。 具体的，所述第一掺杂类型和第二掺杂类型分别为P型和N型。 具体的，所述第一掺杂类型和第二掺杂类型分别为N型和P型。 本专利技术所述横向对称DMOS管制造方法，包括如下步骤:对硅片衬底掺杂第一掺杂类型形成外延层；在外延层上注入第二掺杂类型形成沟道区；在外延层上注入第一掺杂类型形成有源区；在沟道区上方淀积形成绝缘层；在绝缘层上方淀积形成整体栅极，所述整体栅极，采用干法刻蚀去除整体栅极中多余的部分，形成分离的栅极和副栅。 优选的，在沟道区上方淀积形成绝缘层后，在绝缘层上方淀积形成整体栅极，所述整体栅极材料为多晶硅，同时在有源区上方靠近漂移区一侧淀积多晶硅；对准有源区上方靠近漂移区一侧淀积的多晶硅进行金属离子注入，形成硅化物金属层。 本专利技术所述的横向对称DMOS管及其制造方法，可以通过在副栅极施加正电压吸引电荷在副栅下方反型，降低DMOS管的导通电阻，在作为静电防护器件使用时可以将副栅和栅极连接以增大栅漏电容，提高栅极电荷耦合速度，帮助器件快速开启。 【专利附图】【附图说明】 图1为本专利技术所述横向对称DMOS管的一种【具体实施方式】结构示意图；图2为本专利技术栅极和副栅分布形式的一种【具体实施方式】示意图；图中附图标记名称为:1_外延层2-有源区3-衬底电位区4-沟道区5-有源区金属电极，6-副栅，7-栅极8-绝缘层9-金属连线10-金属硅化物层。 【具体实施方式】 下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。 如图1所示，本专利技术所述横向对称DMOS管，包括具备第一掺杂类型的外延层I及位于外延层上具备第二掺杂类型的两个有源区2，有源区上方设置有与有源区欧姆接触的有源区金属电极5;两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区4，所述漂移区和沟道区上方均为绝缘层8覆盖，绝缘层上分布有栅极7和副栅6，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。 所述第一掺杂类型和第二掺杂类型分别P和N或N和P型半导体，作为横向对称DMOS管，正常工作时，在栅极和两个有源区施加工作电压，两个有源区一个作为源极，另一个作为漏极，当栅极施加栅极电压时，栅极下方的沟道区载流子反型，形成反型层沟道，位于沟道区和有源区之间的外延层由于掺杂浓度低以及上方没有栅极电压，电阻率较大，但载流子仍然可以从沟道区渡越到有源区2，使源漏之间导通。 位于沟道区和有源区之间的外延层为漂移区，副栅位于漂移区上方，通过在副栅上施加正电压，可以通过正电压吸引电子在漂移区表面，增大电子浓度，降低漂移区电阻率，从而降低导通电阻。在作为ESD静电防护器件时，将副栅与栅极通过金属连接，增大栅极之间的面积，缩小有源区与栅极距离，从而使栅漏电容增大，漏极静电电荷更容易耦合到栅极，促使器件更快触发或开启更彻底，达到泻放静电电流的目的。紧邻所述有源区远离漂移区的具备与外延层掺杂类型相同的衬底电位区，使用时与衬底电位一致，紧邻有源区设置利于提高器件的抗闩锁性能。 为进一步增大栅漏电容，还可以在有源区表面上方靠近漂移区一侧通过淀积或其他方式生成金属硅化物层10，例如硅化钨等，由于硅化金属的电阻率极低，在10E-7欧/米，相对原有的掺杂半导体表面，改善了漏极表面电场分布，提高了栅极到漏极之间的寄生电容C⑶。 副栅可以是与栅极相同的多晶硅材料、或与有源区金属电极相同的金属电极，在制造时可以与对应的结构同步一次生成而无须添加额外的步骤。 如图2所示给出了栅极和副栅分布形式的一种【具体实施方式】，两个有源区上的副栅6与栅极7平行布置，副栅位于栅极两侧，两根副栅的端头以金属连线9对应连接，副栅形成一个整体，两根副栅电位相同，利于漂移区电阻率相本文档来自技高网...

【技术保护点】
横向对称DMOS管，其特征在于，包括具备第一掺杂类型的外延层（1）及位于外延层上具备第二掺杂类型的两个有源区（2），有源区上方设置有与有源区欧姆接触的有源区金属电极（5）；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区（4），所述漂移区和沟道区上方均为绝缘层（8）覆盖，绝缘层（8）上分布有栅极（7）和副栅（6），分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：王建全，彭彪，张干，王作义，崔永明，李保霞，
申请(专利权)人：四川广义微电子股份有限公司，
类型：发明
国别省市：四川;51