一种芯-壳场效应晶体管及其制备方法技术

一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管，包括：垂直方向的环状半导体芯，垂直方向的环状半导体壳，环状栅电极，环状栅介质层，芯源区，芯漏区，壳源区，壳漏区，半导体衬底；其中，芯源区位于垂直芯沟道的底部，与衬底相接，芯漏区位于垂直芯沟道的顶部；壳源区位于垂直壳沟道的底部，与衬底相接，壳漏区位于垂直壳沟道的顶部；壳沟道呈环状围绕住芯沟道；壳沟道外环绕着栅介质层；栅介质层外环绕着栅电极。本发明专利技术利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，利用锗芯增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。

【技术实现步骤摘要】
一种芯-壳场效应晶体管及其制备方法
本专利技术属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管及其制备方法。
技术介绍
在摩尔定律的驱动下，传统MOSFET的特征尺寸不断缩小，如今已经到进入纳米尺度，随之而来，器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大。在对新型器件结构的研究中，源漏掺杂环栅(GateAllAroundtransistor，GAA)结构是目前最受关注的一种。GAA器件具有更好的栅控特性，可以满足最尖锐的特性需求，从而适应器件尺寸缩小的需求，提高集成度。器件由于环形栅结构和纳米线沟道的特点，表现出很好的抑制短沟道效应性能。在制成水平沟道GAA器件的同时，可以注意到纳米线(NW)的排列方式决定了GAA结构存在应用垂直沟道的可能，目前已有关于掺杂源漏垂直沟道GAA器件的实验报道，相较水平沟道GAA器件，垂直沟道GAA器件的优势突出在两点：(1)可实现更高的集成度，(2)垂直沟道GAA的栅长不再由光刻能力决定，而是由栅材料的纵向厚度决定，这就可能突破集成加工的光刻极限。需要指出的是，此时单个垂直沟道GAA在栅长和栅宽(即纳米线的周长)两个维度都进入纳米尺度，而两个维度上都可以突破纳米加工的光刻极限。因此，垂直沟道GAA相较水平沟道GAA更具研发价值，也更富挑战性。需要指出的是，垂直沟道的GAA结构具有良好的栅控能力，同样也面对着源漏设计的问题。对于传统的MOS场效应晶体管，为了抑制短沟道效应，必须采用超浅结和陡变掺杂的源/漏区，因而对热预算的要求极为苛刻。此外，纳米线的引入，使得GAA源漏设计较平面器件和多栅器件更为复杂。而High-K栅介质(介电常数K>3.9)与金属栅组合(HKMG)的热稳定问题，以及此后可能应用的SiGe、Ge和其他宽禁带材料对源漏设计同样存在热预算的需求。传统GAA器件还存在驱动电流较小的不足。
技术实现思路
本专利技术的目的是提供一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管及其制备方法。在保持了传统GAA各种优点的条件下，该结构利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，利用锗(Ge)芯增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。本专利技术提供的技术方案如下：一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体芯6，一个垂直方向的环状半导体壳7，一个环状栅电极9，一个环状栅介质层8，一个芯源区2，一个芯漏区3，一个壳源区4，一个壳漏区5，一个半导体衬底1；其中，芯源区2位于垂直芯沟道6的底部，与衬底1相接，芯漏区3位于垂直芯沟道6的顶部；壳源区4位于垂直壳沟道7的底部，与衬底1相接，壳漏区5位于垂直壳沟道7的顶部；壳沟道7呈环状围绕住芯沟道6；壳沟道7外环绕着栅介质层8；栅介质层8外环绕着栅电极9；源区2、4和漏区3、5与沟道6、7采用相同类型和浓度的杂质掺杂。芯半导体材料一般使用锗(Ge)，壳半导体材料一般使用硅(Si)。掺杂杂质浓度较高，一般应在1019-1020cm-3。本专利技术所述场效应晶体管的制备方法，包括以下步骤：(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直锗纳米线；(2)在锗纳米线上外延生长环形硅壳；(3)对硅壳和锗芯纳米线进行杂质注入；(4)衬底上高密度等离子体(HDP)淀积介质，厚度等于源区设计长度；(5)在硅壳上淀积HKMG(High-K栅介质与金属栅组合)层，并形成栅极引线；(6)沉积介质至将栅电极覆盖，此时沉积的介质厚度对应于场效应晶体管器件的设计栅长；(7)选择性腐蚀High-K栅介质及栅电极层至漏区纳米线漏出；(8)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的场效应晶体管。上述的制备方法中，所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。上述的制备方法中，所述步骤(3)中的杂质材料，选自磷、砷等V族n型杂质或硼、镓等III族p型杂质。上述的制备方法中，所述步骤(4)、(6)中的介质材料选自二氧化硅、二氧化铪或氮化铪等。上述的制备方法中，所述步骤(5)中的High-K栅介质与金属栅组合层材料选自典型组合HfO2/TiN，也包括其他的系列氧化物，如HfSiON、HfZrO、HfMgO、HfAlO等材料。本专利技术的优点和积极效果：(1)本专利技术继承了传统环栅结构晶体管的优点，例如良好的栅控能力、抑制短沟效应等；继承了垂直沟道结构的优点，突破纳米加工的光刻极限，极大提高了器件的集成度。(2)本专利技术采用了无结结构，无须形成传统的PN结，免除了潜在的GAA源漏突变结的复杂掺杂设计，极大地简化了工艺，在High-K栅介质与金属栅组合层形成后不再需要注入和高温退火，彻底解决热稳定问题。(3)本专利技术采用了无结结构，通过调整掺杂浓度，可以有效地增大驱动电流、减小漏电流，并对阈值电压具有良好的调制效应。(4)本专利技术采用了芯-壳结构，由于载流子在锗芯中的迁移率大幅上升，有效的增大了驱动电流。总而言之，该器件结构采用了垂直沟道结合芯-壳结构和无结结构，在继承传统GAA的优点的基础上，抑制了短沟效应，降低了热预算，简化了工艺，增大了驱动电流，并且提高了集成度。附图说明图1是本专利技术的垂直沟道芯-壳无结环栅晶体管的器件示意图；图2是半导体线条应力限制氢化/氧化工艺获取垂直锗纳米线后，沿图1中AA’方向的器件剖面图；图3是锗芯上外延生长环形硅壳后，沿图1中AA’方向的器件剖面图；图4是对纳米线进行杂质掺杂后，沿图1中AA’方向的器件剖面图；图5是在衬底上淀积源区长度厚的介质后，沿图1中AA’方向的器件剖面图；图6是在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层，并形成栅极引线后，沿图1中AA’方向的器件剖面图；图7是沉积介质至将栅电极覆盖后，沿图1中AA’方向的器件剖面图；图8是选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出后沿图1中AA’方向的器件剖面图；图9是本专利技术的垂直沟道芯-壳结构无结环栅晶体管沿图1中AA’方向的器件剖面图；图中：1-----------半导体衬底2-------------芯源区3-----------芯漏区4-------------壳源区5-----------壳漏区6-------------芯沟道7-----------壳沟道8----------High-K栅介质层9-------------MetalGate栅电极层10----------介质层具体实施方式本专利技术提供了一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体芯6，一个垂直方向的环状半导体壳7，一个环状栅电极9，一个环状栅介质层8，一个芯源区2，一个芯漏区3，一个壳源区4，一个壳漏区5，一个半导体衬底1；其中，芯源区2位于垂直芯沟道6的底部，与衬底1相接，芯漏区3位于垂本文档来自技高网...

【技术保护点】
一种结合垂直沟道、芯‑壳结构和无结结构的环栅场效应晶体管，其特征是，包括一个垂直方向的环状半导体芯(6)，一个垂直方向的环状半导体壳(7)，一个环状栅电极(9)，一个环状栅介质层(8)，一个芯源区(2)，一个芯漏区(3)，一个壳源区(4)，一个壳漏区(5)，一个半导体衬底(1)；其中，芯源区(2)位于垂直芯沟道(6)的底部，与衬底(1)相接，芯漏区(3)位于垂直芯沟道(6)的顶部；壳源区(4)位于垂直壳沟道(7)的底部，与衬底(1)相接，壳漏区(5)位于垂直壳沟道(7)的顶部；壳沟道(7)呈环状围绕住芯沟道(6)；壳沟道(7)外环绕着栅介质层(8)；栅介质层(8)外环绕着栅电极(9)；源区(2)、(4)和漏区(3)、(5)与沟道(6)、(7)采用相同类型和浓度的杂质掺杂。

【技术特征摘要】
1.一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管的制备方法，该环栅场效应晶体管包括一个垂直方向的环状半导体芯，一个垂直方向的环状半导体壳，一个环状栅电极，一个环状栅介质层，一个芯源区，一个芯漏区，一个壳源区，一个壳漏区，一个半导体衬底；其中，芯源区位于垂直芯沟道的底部，与衬底相接，芯漏区位于垂直芯沟道的顶部；壳源区位于垂直壳沟道的底部，与衬底相接，壳漏区位于垂直壳沟道的顶部；壳沟道呈环状围绕住芯沟道；壳沟道外环绕着栅介质层；栅介质层外环绕着栅电极；源区和漏区与沟道采用相同类型和浓度的杂质掺杂，制备方法包括以下步骤：(1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直锗纳米线；(2)在锗纳米线上外延生长环形硅壳；(3)对硅壳和锗芯纳米线进行杂质注入；(4)衬底上高密度等离子体淀积介质，厚度等于源区设计长度；(5)在硅壳上淀积High-K栅介质与金属栅组合层，并形成栅极引线；(6)沉积介质至将栅电极覆盖，此时沉积的介质厚度对应于场效应晶体管器件的设计栅长；(7)选择性腐蚀High-K栅介质及栅电极层至漏区纳米线漏出；(...

【专利技术属性】
技术研发人员：孙雷，徐浩，张一博，韩静文，王漪，张盛东，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11