半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。一种半导体器件包括第一衬底部分以及被设置为从所述第一衬底部分离开一距离处的第二衬底部分。所述第一衬底部分包括界定至少一个半导体鳍的第一有源半导体层、以及直接在所述鳍上形成的第一多晶层。所述第一多晶层被构图以界定至少一个半导体栅极。所述第二衬底部分包括被夹置在第二有源半导体区与氧化物层之间的掺杂区。所述氧化物层保护所述第二有源半导体区和所述掺杂区。所述掺杂区包括被所述第一掺杂区分隔开的第一掺杂区域和第二掺杂区域以界定耗尽区。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及。一种半导体器件包括第一衬底部分以及被设置为从所述第一衬底部分离开一距离处的第二衬底部分。所述第一衬底部分包括界定至少一个半导体鳍的第一有源半导体层、以及直接在所述鳍上形成的第一多晶层。所述第一多晶层被构图以界定至少一个半导体栅极。所述第二衬底部分包括被夹置在第二有源半导体区与氧化物层之间的掺杂区。所述氧化物层保护所述第二有源半导体区和所述掺杂区。所述掺杂区包括被所述第一掺杂区分隔开的第一掺杂区域和第二掺杂区域以界定耗尽区。【专利说明】
本专利技术一般而言涉及半导体器件，更具体而言涉及包括在耗尽区具有减少的缺陷 的二极管和finFET的半导体器件。
技术介绍
常规finFET半导体器件可以包括一个或多个二极管以执行各种功能，所述功能 包括电压整流、电路保护、电压偏置和热感测。例如，当使用外部热二极管来测量温度时，温 度测量的精确度可能受到对于二极管的灵敏度有贡献的理想因子的影响。 参考图1A，示出了一横截面图，该横截面图示出了第一取向的常规半导体器件 10。常规半导体器件10包括具有鳍（fin)区域14的第一部分12和具有平面区域18的第 二部分16。图1B是图1A所示的常规半导体器件10的第二取向的横截面图。在该第二取 向中，PC栅极区域20被示例为形成在第一部分12中并且平面区域18被形成在第二部分 16上。在常规半导体器件10的制造期间，可以蚀刻PC栅极区域20以形成延伸跨过一个或 多个鳍21的栅极19。然而，可能发生过蚀刻，该过蚀刻腐蚀如图2A-2B中所示例的平面区 域18 (即，形成腐蚀区域22)。如果平面区域18包括二极管，例如，二极管的硅区域可能被 腐蚀，由此减小了理想因子。
技术实现思路
根据本专利技术的一个实施例，一种半导体器件包括第一衬底部分以及被设置为从所 述第一衬底部分离开一距离处的第二衬底部分。所述第一衬底部分包括界定至少一个半导 体鳍的第一有源半导体层、以及直接在所述鳍上形成的第一多晶层。所述第一多晶层被构 图以界定至少一个半导体栅极。所述第二衬底部分包括被夹置在第二有源半导体区与氧化 物层之间的掺杂区。所述氧化物层保护所述第二有源半导体区和所述掺杂区。所述掺杂区 包括被所述第一掺杂区分隔开的第一掺杂区域和第二掺杂区域以界定耗尽区。 在另一个实施例中，一种制造半导电器件的方法包括在形成于所述半导体器件的 第一衬底部分上的至少一个半导体鳍上沉积掩蔽层。所述方法还包括在位于从所述第一衬 底部分离开一距离处的第二衬底部分上形成平面衬底。所述方法还包括在所述掩蔽层上以 及所述平面衬底上形成氧化物层。所述方法还包括在被设置在所述平面衬底上的所述氧化 物层上形成抗蚀剂层。所述方法还包括蚀刻被设置在所述掩蔽层上的所述氧化物层，使得： 所述第一衬底部分不包括（exclude)所述氧化物层，并且所述第二衬底部分包括所述氧化 物层。 另外的特征通过本专利技术的技术实现。本申请中详细描述了本专利技术构思的其它实施 例，这些实施例被认为是要求保护的专利技术的一部分。 【专利附图】【附图说明】 在说明书的结尾处的权利要求中特别指出并且清楚地要求保护被认为是本专利技术 的主题。从以下结合附图给出的详细描述，本专利技术的前述及其它特征是显而易见的。图 1A-11示例出了制造半导体器件的一系列操作，其中： 图1A是示例出了在第一取向上的常规半导体器件的横截面图，所述半导体器件 包括具有鳍区域的第一部分和具有平面区域的第二部分； 图1B是示例出了在第二取向上的常规半导体器件的横截面图，所述半导体器件 包括形成在第一部分上的栅极区域和形成在第二部分上的平面区域； 图2A示例出了在栅极区域的蚀刻工艺之后在第一取向上的常规半导体器件的鳍 区域和平面区域； 图2B示例出了在图2A所示的蚀刻工艺之后在第二取向上的常规半导体器件的栅 极区域和平面区域； 图3是根据实施例的在第一取向上的半导体器件的横截面图，示出了包括鳍区域 的第一衬底部分并且示出了包括平面衬底的第二衬底部分，所述鳍区域具有沉积在多个鳍 上的掩蔽层，所述平面衬底具有掺杂区； 图4示例出了在所述掩蔽层的上表面以及所述掺杂区的上表面上沉积氧化物层 之后的在第一取向上的图3的半导体器件； 图5示例出了在位于所述第二衬底部分处的所述氧化物层的上表面上沉积抗蚀 剂层之后的在第一取向上的图4的半导体器件； 图6示例出了在蚀刻工序之后的在第一取向上的图5的半导体器件，所述蚀刻工 序去除了位于所述第一衬底部分处的所述氧化物层从而暴露所述掩蔽层； 图7示例出了在去除所述抗蚀剂层以暴露形成于所述第二衬底部分处的所述氧 化物层之后的在第一取向上的图6的半导体器件； 图8示例出了在蚀刻工艺之后的在第一取向上的图7的半导体器件，所述蚀刻工 艺去除了位于所述第一衬底部分处的所述掩蔽层从而暴露所述鳍； 图9A示例出了在沉积工艺之后的在第一取向上的图8的半导体器件，所述沉积工 艺在形成于所述第一衬底部分处的鳍上并且在形成于所述第二衬底部分处的氧化物层的 上部上沉积多晶硅层； 图9B示例出了在第二取向上的图9A的半导体器件，示出了形成在所述第一衬底 部分的栅极区域处的多晶硅层以及形成在所述氧化物层上的多晶硅层； 图10A示例出了在对PC层进行构图之后的在第一取向上的图9A的半导体器件， 对所述PC层进行构图形成了跨过所述鳍的栅极并且部分地蚀刻了位于所述第二衬底部分 处的PC层； 图10B示例出了在第二取向上的图10A的半导体器件，示出了形成在所述第一衬 底部分处的栅极以及留在所述第二衬底部分处的聚碳酸酯层；并且 图11示例出了经历了离子注入工艺的图10B的第二衬底部分，所述离子注入工艺 形成了所述平面区域的相应N掺杂区和P掺杂区从而形成二极管。 图12是示例出根据本专利技术的示例性实施例制造半导体器件的方法的流程图。 【具体实施方式】 现在参考图3,示例出了根据本专利技术的示例性实施例的在第一取向上的半导体器 件100的横截面图。半导体器件100包括第一衬底部分102和第二衬底部分104。在下文 中描述的示例性实施例中，第一衬底部分102和第二衬底部分104彼此分隔开预定距离。然 而，第一衬底部分102和第二衬底部分104中的每一个可能有时实现相同的制造工艺。例 如，应用于第一衬底部分102的诸如反应离子蚀刻（RIE)工艺的制造工艺也可以应用于第 二衬底部分104。然而，本领域普通技术人员可以理解，本申请中描述的制造工艺不限于此， 并且一个或多个制造工艺可以集中于第一衬底部分102或第二衬底部分104。 第一衬底部分102包括具有一个或多个半导体鳍106的鳍区域以及形成在鳍106 上和鳍106之间的掩蔽层108。半导体鳍106可以包含有源半导体材料，所述有源半导体材 料包括但不限于娃（Si)。掩蔽层108可以由例如氮化娃（Si 3N4)形成。 第二衬底部分104包括形成于其上的平面衬底110。平面衬底110可以包含有源 半导体材料，所述有源半导体材料包括但不限于Si。在至少一个实施例中，平面衬底110包 括有源半导体区112和掺杂区114。掺杂区114可以本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在形成于所述半导体器件的第一衬底部分上的至少一个半导体鳍上沉积掩蔽层；在位于从所述第一衬底部分离开一距离处的第二衬底部分上形成平面衬底；在所述掩蔽层上以及所述平面衬底上形成氧化物层；在被设置在所述平面衬底上的所述氧化物层上形成抗蚀剂层；以及蚀刻被设置在所述掩蔽层上的所述氧化物层，使得：所述第一衬底部分不包括所述氧化物层，并且所述第二衬底部分包括所述氧化物层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：V·S·巴斯克，山下典洪，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US