半导体封装件的制法制造技术

一种半导体封装件的制法，其包括：于一金属基板的顶面上接置半导体芯片，该金属基板的顶面上具有多个突出的导电引脚；电性连接该半导体芯片与导电引脚；于该金属基板顶面上形成封装胶体；于该金属基板的底面的外缘上形成阻挡层；对该金属基板的底面进行蚀刻，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部；于该金属基板的底面上形成位置对应各该导电引脚的图案化阻层；对该金属基板的底面进行蚀刻，以移除未被该图案化阻层所覆盖的金属基板；移除该图案化阻层；以及进行切割步骤，以移除该突起部。本发明专利技术可有效增进封装件的效能。

【技术实现步骤摘要】
半导体封装件的制法
本专利技术涉及一种半导体封装件的制法，尤指一种四方平面无引脚半导体封装件的制法。
技术介绍
四方平面无引脚（QuadFlatNoLead，简称QFN）半导体封装件为一种使接脚底面外露于封装层底部表面的封装单元，一般是采用表面粘着技术（surfacemounttechnology，简称SMT）将四方平面无引脚半导体封装件接置于印刷电路板上，由此以形成一具有特定功能的电路模块。随着电子组件轻薄短小的趋势发展，半导体封装件的厚度已成为现今封装领域发展的重点之一。图1所示者为现有的预蚀刻后的半导体封装件的剖视图，其制法为先提供一个预蚀刻好的导线架（leadframe）10，该导线架10的顶表面具有多个突起的导电引脚101a与置晶垫101b，接着，通过粘着层12将一半导体芯片11设置于该导线架10的置晶垫101b上，并通过多个焊线13将该半导体芯片11的电极垫111电性连接至该导线架10的导电引脚101a，之后，于该导线架10的顶表面上形成封装胶体14以包覆半导体芯片11，对该导线架10的底表面进行预蚀刻（pre-etching）步骤，其目的为薄化基板，以使导线架10达到一本文档来自技高网...

【技术保护点】
一种半导体封装件的制法，包括：提供一封装件，该封装件包含：一具有相对的第一表面及第二表面的金属基板，该金属基板的第一表面接置有一半导体芯片，且该半导体芯片具有多个电极垫，该金属基板的第一表面上并具有多个突出的导电引脚，以供该半导体芯片的电极垫电性连接至该导电引脚；一封装胶体，其包覆该金属基板及半导体芯片；以及阻挡层，其形成于该金属基板的第二表面外缘；以及蚀刻该金属基板的第二表面，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部。

【技术特征摘要】
2013.04.18 TW 1021137461.一种半导体封装件的制法，包括：提供一封装件，该封装件包含：一具有相对的第一表面及第二表面的金属基板，该金属基板的第一表面接置有一半导体芯片，且该半导体芯片具有多个电极垫，该金属基板的第一表面上具有多个突出的导电引脚，以供该半导体芯片的电极垫电性连接至该导电引脚；一封装胶体，其包覆该金属基板及半导体芯片；以及阻挡层，其仅形成于该金属基板的第二表面上，且对应多个该导电引脚投影至该金属基板的第二表面的外缘部分；以及蚀刻该金属基板的第二表面，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部。2.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括下列步骤：于该金属基板的第二表面上形成位置对应各该导电引脚的图案化阻层；蚀刻该金属基板的第二表面，以移除未被该图案化阻层所覆盖的金属基板，并定义出多个金属接脚；移除该图案化阻层；以及进行切割...

【专利技术属性】
技术研发人员：林邦群，萧仁智，陈泳良，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71