一种闪存存储器的制造方法技术

本发明专利技术提供一种闪存存储器的制造方法，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明专利技术形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀以形成横截面为T型的沟槽，一方面由于该沟槽为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度，另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本专利技术形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀以形成横截面为T型的沟槽，一方面由于该沟槽为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度，另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。【专利说明】
本专利技术属于半导体器件的制造领域，涉及，该方法是 基于浮栅自对准工艺进行的。
技术介绍
闪存存储器（Flash Memory，简称闪存）是一种发展很快的非挥发性半导体存储 器，它是在EPROM和EEPR0M的制造技术基础上发展起来的一种可编程擦除、非易失性存储 元件，既具有半导体存储器读取速度快、存储容量大的优点，又克服了 DRAM和SRAM那样切 断电源便损失所存数据的缺陷，已成为业界研究的主流之一。闪存存储器自从1988年由英 特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电 脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。研制低功耗、具有 高可靠性和能够快速存储的闪存存储器单元是闪存技术发展的重要推动力。 典型的闪存存储器主要是由浮栅（Floating Gate)与控制栅（Control Gate)所构 成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧 化层（Tunnel Oxide)相隔。 目前市场上流行的闪存阵列主要以NOR (或非门）型阵列结构和NAND (与非门）型 阵列结构为主流，其中，N0R闪存存储器（NOR Flash)在存储格式和读写方式上都与常用的 内存相近，支持随机读写，具有较高的速度。 现有技术制备浮栅中，首先对经过硬掩膜处理的衬底制备浅沟槽隔离以隔离出有 源区，而后去除硬掩膜形成位于隔离结构间的沟槽，之后填充该沟槽以制备依次位于有源 区上的隧穿氧化层及浮栅并进行平坦化处理。 不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪 存存储器单元的尺寸越来越小。在浮栅自对准工艺（Self-Aligned Poly, SAP)中，由于现 有的多晶硅填充能力存在局限性，造成现有的填充工艺在填充深宽比过高的沟槽以制备浮 栅时容易产生空洞缺陷，这种空洞缺陷存在于浮栅的内部或边缘处，如图1所示，在现有技 术中，刻蚀沟槽时只采用纯湿法刻蚀硬掩膜，而后续在填充制备多晶硅浮栅5时，在浮栅5 中及多晶硅与隔离结构2边缘处形成有空洞缺陷51。空洞缺陷的存在，引致浮栅的损耗和 隧穿氧化层的不完整的情况发生，同时造成浮栅数据保持的能力降低，引发闪存存储器的 耐久性和可靠性方面的问题。 因此，如何在小尺寸（0. 13um或者以下)条件下保证稳定的闪存存储功能(擦写速 度）和高可靠性成为了闪存存储器技术发展的前沿。其中，浮栅是最重要的部分，研究浮栅 的特性是研究这类闪存存储器的核心。同时，栅的f禹合系数（gate coupling ratio)研究 或者说浮栅耦合电位的研究是最重要的环节，因为浮栅耦合电压决定了写入和擦除的能力 和效率。 在现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局 限，从而影响栅的稱合系数的增加，导致较低的存储单元的额定漏电流（Drian current rating)和较低的闪存存储器的擦除速度。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种闪存存储器的制造方 法，用于解决现有技术中闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限影 响栅的耦合系数的增加从而导致较低的存储单元的额定漏电流和较低的闪存存储器的擦 除速度的问题，以及填充深宽比过高的沟槽以制备浮栅时产生空洞缺陷降低闪存存储器的 耐久性和可靠性方面的问题，为实现上述目的及其他相关目的，本专利技术提供一种闪存存储 器的制造方法，所述制造方法在形成隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至 少包括： 1)提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述 有源区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所 述双层硬掩膜的表面与隔离结构的表面位于同一平面； 2)对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成 暴露第一硬掩膜的具有第一宽度的沟槽； 3)采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其 中，所述第二宽度大于第一宽度； 4)继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除 所述第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟 槽。 可选地,第一深度与第一硬掩膜厚度的比值范围是0. 1~0. 9。 可选地,第一深度与第一硬掩膜厚度的比值范围是0. 3~0. 6。 可选地，第二宽度与第一宽度的比值范围是1. 05~1· 5。 可选地，第二宽度与第一宽度的比值范围是1. 25~1. 45。 可选地，第二宽度与第一宽度的差值范围是10?200埃。 可选地，第二宽度与第一宽度的差值范围是15~175埃。 可选地，所述双层硬掩膜包括依次形成于有源区上的氧化硅及氮化硅，其中，氧化 硅为第二硬掩膜，氮化硅为第一硬掩膜。 可选地，所述步骤2)和步骤4)中对所述第一硬掩膜进行湿法刻蚀时采用Η3Ρ0 4溶 液。 可选地，所述步骤4)中去除所述第二硬掩膜时采用HF溶液进行湿法刻蚀。 可选地，所述隔离结构为浅沟槽隔离或绝缘介质隔离。 可选地，所述半导体衬底材料为娃、娃锗、绝缘层上娃、绝缘层上娃锗或绝缘层上 锗。 如上所述，本专利技术的，具有以下有益效果：与现有技术 简单的纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本专利技术形成该沟槽时，分 两次湿法刻蚀去除所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构 的湿法刻蚀，以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有 利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存 储器的额定漏电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结 构的湿法刻蚀，降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于 提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可 以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。 【专利附图】【附图说明】 图1显示为现有技术制备浮栅时存在空洞缺陷情况的结构示意图。 图2至图6显示为本专利技术的在各步骤中的结构示意 图。 元件标号说明 1有源区 2隔离结构 31第一硬掩膜 32第二硬掩膜 4 沟槽 5 浮栅本文档来自技高网...

【技术保护点】
一种闪存存储器的制造方法，其特征在于，所述制造方法在形成隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至少包括： 1）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述有源区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所述双层硬掩膜的表面与隔离结构的表面位于同一平面；2）对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成暴露第一硬掩膜的具有第一宽度的沟槽；3）采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其中，所述第二宽度大于第一宽度；4）继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除所述第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨芸，王成诚，李绍彬，仇圣棻，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31