本发明专利技术提供一种半导体制造装置的制造方法，其用于对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻，在多层膜上形成规定形状的孔等，上述半导体制造装置的制造方法包括：利用包含含溴气体、含氯气体、含碘气体的至少任一种的气体和第1流量的CF类气体的气体，将多层膜蚀刻至第1深度的第1工序；在第1工序之后，利用包含含溴气体、含氯气体、含碘气体的至少任一种的气体和与第1流量不同的第2流量的CF类气体的气体，将多层膜蚀刻至与上述第1深度不同的第2深度的第2工序；和在第2工序后，实施过蚀刻直至孔等到达多层膜的基底层的第3工序。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术提供一种半导体制造装置的制造方法，其用于对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻，在多层膜上形成规定形状的孔等，上述半导体制造装置的制造方法包括：利用包含含溴气体、含氯气体、含碘气体的至少任一种的气体和第1流量的CF类气体的气体，将多层膜蚀刻至第1深度的第1工序；在第1工序之后，利用包含含溴气体、含氯气体、含碘气体的至少任一种的气体和与第1流量不同的第2流量的CF类气体的气体，将多层膜蚀刻至与上述第1深度不同的第2深度的第2工序；和在第2工序后，实施过蚀刻直至孔等到达多层膜的基底层的第3工序。【专利说明】半导体制造装置的制造方法和半导体制造装置
本专利技术涉及半导体制造装置的制造方法和半导体制造装置。
技术介绍
在3D NAND闪存等三维层叠半导体存储器的制造中，具有使用等离子体在层叠膜 上形成深孔和深槽的蚀刻工序（例如，参照专利文献1)。在该蚀刻工序中，例如必须贯通层 叠16层和32层的多层膜的所有的膜，形成用于连通至基底膜的孔和槽。 现有技术文献 专利文献 专利文献1 :日本特开2009-266944号公报
技术实现思路
专利技术想要解决的技术问题 但是，在上述蚀刻工序中，作为掩模发挥作用的光致抗蚀剂层也同样被蚀刻。于 是，层叠膜的层数越多，所要蚀刻的孔越深，在蚀刻工序的中途，孔和槽贯通至基底膜之前 光致抗蚀剂层消失的可能性越大。于是，必须提高作为光致抗蚀剂层的蚀刻比率与层叠膜 的蚀刻比率之比的选择比（以下称作光致抗蚀剂层选择比），确保在深孔贯通底膜之前光 致抗蚀剂层不会消失。 另外，所要蚀刻的孔越深离子越难以进入孔的底部，在孔的底部CD值（临界尺寸 的值）比规定值小。于是，期待一种在孔的底部也保持良好的CD值（底部CD值）的蚀刻 方法。 因此，根据一个方面，其目的在于，提供一种能够提高光致抗蚀剂层选择比并保持 良好的CD值的半导体制造装置的制造方法和半导体制造装置。 用于解决技术课题的技术方案 根据本专利技术的一个方面，提供一种半导体制造装置的制造方法，其用于利用等离 子体对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻， 在上述多层膜上形成规定形状的孔或者槽，上述半导体制造装置的制造方法的特征在于： 对与上部电极相对配置的下部电极，施加27MHz以上60MHz以下的等离子体生成 用的高频电力和380kHz以上1MHz以下的偏置用的高频电力， 上述半导体制造装置的制造方法包括： 第1工序，其利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和第1 流量的CF类气体的气体所生成的等离子体，实施将上述多层膜蚀刻至第1深度的蚀刻； 第2工序，其在上述第1工序之后，利用从包含含溴气体、含氯气体、含碘气体的至 少任一种气体和与第1流量不同的第2流量的CF类气体的气体所生成的等离子体，实施将 上述多层膜蚀刻至与上述第1深度不同的第2深度的蚀刻；和 第3工序，其在上述第2工序之后，实施过蚀刻直至上述孔或槽到达上述多层膜的 基底层。 根据本专利技术的另一方面，提供一种半导体制造装置，其特征在于： 用于利用所生成的等离子体对在基板上交替地层叠相对介电常数不同的第1膜 和第2膜而成的多层膜进行蚀刻，在上述多层膜上形成规定形状的孔或槽， 上述半导体制造装置包括： 与上部电极相对配置的下部电极； 第1高频电源，其对上述下部电极施加27MHz以上60MHz以下的等离子体生成用 的1?频电力； 第2高频电源，其对上述下部电极施加380kHz以上1MHz以下的偏置用的高频电 力；和 控制装置，其利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和第1 流量的CF类气体的气体所生成的等离子体，实施将上述多层膜蚀刻至第1深度的蚀刻， 在上述第1工序之后，利用从包含含溴气体、含氯气体、含碘气体的至少一种气体 和与第1流量不同的第2流量的CF类气体的气体所生成的等离子体，实施将上述多层膜蚀 刻至与上述第1深度不同的第2深度的蚀刻， 在上述第2工序后，实施过蚀刻直至上述孔或槽到达上述多层膜的基底层。 专利技术效果 根据一个方式，提供一种能够提高光致抗蚀剂层选择比并保持良好的底部CD值 的尺寸的半导体制造装置的制造方法和半导体制造装置。 【专利附图】【附图说明】 图1是表示第1和第2实施方式所涉及的三维层叠半导体存储器的构造的概念 图。 图2A是图1的1-1截面图。 图2B是图1的2-2截面图。 图3是表示第1和第2实施方式所涉及的半导体制造装置的纵截面的整体结构 图。 图4是表示第1和第2实施方式所涉及的层叠膜的构造和蚀刻工序的图。 图5是表示第1和第2实施方式所涉及的蚀刻工序的流程图。 图6A是表示第1实施方式所涉及的蚀刻工序的结果的图。 图6B是表示第1实施方式所涉及的蚀刻工序的结果的图。 图7是用于说明第1实施方式所涉及的蚀刻工序的结果的图。 图8A是表示第2实施方式所涉及的蚀刻工序的结果的图。 图8B是表示第2实施方式所涉及的蚀刻工序的结果的图。 图9是用于说明第2实施方式所涉及的蚀刻工序的结果的图。 图10是用于说明一个实施方式的变形例所涉及的蚀刻工序的结果的图。 【具体实施方式】 下面，参照附图，对本专利技术的实施方式进行说明。此外，在本说明书和附图中，对于 实质上具有相同功能结构的构成部分，标注相同的附图标记，省略重复的说明。 首先，参照图1和图2,对使用本专利技术的一个实施方式所涉及的半导体制造装置的 制造方法所制造的三维层叠半导体存储器的一个例子进行说明。图1是表示3D NAND闪存 构造的概念立体图。图2A是图1的3D NAND闪存的1-1截面图。图2B是图1的3D NAND 闪存的2-2截面图。3D NAND闪存是三维层叠半导体存储器的一个例子。 图1所示的NAND闪存100例如由多个块构成，各个块为进行删除操作的一个单 位。图1中举例表示两个块BK1、BK2。源极扩散层102形成于半导体基板内，例如在所有 的块中共用设置一个。源极扩散层102经由接触插塞PS与源极线SL连接。在源极扩散层 102上，例如形成有交替层叠相对介电常数各异的第1膜和第2膜而成的多层膜。在图1 中，为了便于图示，多层膜是6层构造，但也可以是16层或32层，也可以是其以上。 在图1中，除最上层以外的其余5层膜在各个块BK1、BK2内分别形成为板状，且其 X方向的端部为了与各个膜取得接触而形成为阶梯形状。由此，多层膜大致形成为金字塔 状。最下层是源极线侧选择栅极线SGS，除最下层和最上层以外的其余4层膜是4条字线 WL〇 最上层由在X方向上延伸的线状的多根导电线构成。在一个块BK1内，例如配置 6根导电线。最上层的例如6根导电线是6条位线侧选择栅极线SGD。 而且，用于构成NAND电池单元的多个活性层AC以穿过多个膜到达源极扩散层102 的方式，在Z方向（与半导体基板的表面垂直的方向）上形成为柱状。 多个活性层AC的上端与在Y方向上延伸的多根位线BL连接。本文档来自技高网...
【技术保护点】
一种半导体制造装置的制造方法，其用于利用等离子体对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻，在所述多层膜上形成规定形状的孔或者槽，所述半导体制造装置的制造方法的特征在于：对与上部电极相对配置的下部电极，施加27MHz以上60MHz以下的等离子体生成用的高频电力和380kHz以上1MHz以下的偏置用的高频电力，所述半导体制造装置的制造方法包括：第1工序，其利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和第1流量的CF类气体的气体所生成的等离子体，实施将所述多层膜蚀刻至第1深度的蚀刻；第2工序，其在所述第1工序之后，利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和与第1流量不同的第2流量的CF类气体的气体所生成的等离子体，实施将所述多层膜蚀刻至与所述第1深度不同的第2深度的蚀刻；和第3工序，其在所述第2工序之后，实施过蚀刻直至所述孔或槽到达所述多层膜的基底层。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：成重和树，佐藤孝纪，佐藤学，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。