半导体装置及其制造方法制造方法及图纸

提供一种抑制伸出状态的半导体芯片的引线接合时的裂缝和/或破裂等的发生的半导体装置。实施方式的半导体装置1包括：第1芯片群5，具备在电路基础材料2上装载的第1半导体芯片4；第2芯片群10，具备在第1芯片群5上层叠的多个第2半导体芯片9。第2半导体芯片9以使最下层的第2半导体芯片9A从第1芯片群5突出的方式以台阶状层叠。布线基板2和第2半导体芯片9由第2金属引线13电连接。第2金属引线13，对于最下层的第2半导体芯片9A的第2电极焊盘11，仅通过1次的球接来连接。

【技术实现步骤摘要】
半导体装置及其制造方法相关专利申请本申请享受以日本申请专利2013-61231号(申请日：2013年3月25日)作为基础申请的优先权。本申请通过参照这个基础申请而包含基础申请的全部的内容。
本专利技术的实施方式涉及半导体装置及其制造方法。
技术介绍
为了实现半导体装置的小型化、高功能化，在1个封装内将多个半导体芯片层叠密封的层叠型的半导体装置被实用化。例如，为了在半导体存储器中谋求大容量化，在布线基板上将存储器芯片进行多阶层叠。在适用引线接合将布线基板和存储器芯片电连接的场合，适用将多个存储器芯片以台阶状层叠以露出各存储器芯片的电极焊盘的结构。并且，为了谋求半导体存储器本身的小型化，采用将多个存储器芯片以台阶状层叠的多个芯片群，例如与台阶方向成反方向，或介入间隔件等之后与台阶方向成同方向，进行层叠的结构。具有将多个半导体芯片群层叠的结构的半导体装置中，例如由金属引线顺序连接构成下侧的半导体芯片群的多个半导体芯片的电极焊盘间之后，通过由金属引线顺序连接最下层的半导体芯片的电极焊盘和布线基板的连接焊盘，将多个半导体芯片和布线基板电连接。上侧的半导体芯片群也同样，由金属引线按顺序连接多个半导体芯片的电极焊盘间，并且，由金属引线将最下层的半导体芯片的电极焊盘和布线基板的连接焊盘电连接。在最下层的半导体芯片的电极焊盘，在正常接合及反向接合的任一个中，均实施凸接、向凸块上的针脚连接、球接的3次接合步骤。在将多个半导体芯片群层叠的结构中，上侧的半导体芯片群的最下层的半导体芯片以从下侧的半导体芯片群向外侧突出的状态配置。若这样连续实施从下侧的半导体芯片群向伸出(overhang)的最下层的半导体芯片凸接、向凸块上的针脚连接、进而向针脚上的球接的3次接合步骤，不仅积蓄接合时的冲击，由于可能在接合时伸出部分弯曲，在最下层的半导体芯片容易产生裂缝和/或破裂等。由此，要求能够抑制在伸出状态的半导体芯片的引线接合时的裂缝和/或破裂等的发生的引线接合结构。
技术实现思路
本专利技术打算解决的课题在于提供一种抑制伸出状态的半导体芯片的引线接合时的裂缝和/或破裂等的发生的半导体装置及其制造方法。实施方式的半导体装置包括：电路基础材料；第1芯片群，具备含有第1电极焊盘的至少1个的第1半导体芯片，并装载在上述电路基础材料上；第2芯片群，具备含有第2电极焊盘的多个第2半导体芯片，上述多个第2半导体芯片以使上述第2电极焊盘露出，并且最下层的第2半导体芯片从上述第1芯片群突出的方式以台阶状层叠在上述第1芯片群上；第1金属引线，电连接上述电路基础材料和上述第1半导体芯片的上述第1电极焊盘；第2金属引线，电连接上述电路基础材料和上述第2半导体芯片的上述第2电极焊盘；密封树脂层，将上述第1及第2芯片群与上述第1及第2金属引线一起密封。上述第2金属引线，对于上述最下层的第2半导体芯片的上述第2电极焊盘，仅通过1次的球接来连接。附图说明图1是表示第1实施方式的半导体装置的截面图。图2是表示将图1所示的半导体装置的第2芯片群的引线接合结构的一部分放大的截面图。图3是表示图1所示的半导体装置的变形例的截面图。图4是表示第2实施方式的半导体装置的截面图。图5是表示图4所示的半导体装置的变形例的截面图。图6是表示第3实施方式的半导体装置的截面图。图7是表示图6所示的半导体装置的变形例的截面图。图8是表示第4实施方式的半导体装置的第1例子的截面图。图9是表示第4实施方式的半导体装置的第2例子的截面图。1、21、31、41…半导体装置，2…布线基板，3A、3B…连接焊盘，4A、4B、4C、4D…第1半导体芯片，5…第1芯片群，6、11…电极焊盘，8…第1金属引线，9A、9B、9C、9D…第2半导体芯片，10…第2芯片群，13…第2金属引线，14…凸块。具体实施方式以下，关于实施方式的半导体装置及其制造方法，参照附图来说明。(第1实施方式)图1是表示第1实施方式的半导体装置的构成的图。如图1所示的半导体装置1具备作为电路基础材料的布线基板2。对于布线基板2，例如在绝缘树脂基板和/或陶瓷基板等的表面和/或内部设置布线网(未图示)，具体地可列举使用如玻璃-环氧树脂的绝缘树脂的印刷电路板。作为电路基础材料，也可以取代布线基板2，使用硅插件和/或引线框等。布线基板2具有成为外部端子的形成面的第1表面2a和成为半导体芯片的装载面的第2表面2b。尽管图1省略了图示，但是，在布线基板2的第1表面2a，形成BGA封装用的外部端子(基于焊球等的突起状端子)和/或LGA封装用的外部端子(基于金属镀金等的金属接地)。在布线基板2的第2表面2b，设置成为引线接合时的接合部的连接焊盘3A、3B。连接焊盘3A、3B的至少一部分经由布线基板2的布线网(未图示)，与在布线基板2第1表面2a设置的外部端子(未图示)电连接。在布线基板2的第2表面2b，装载第1半导体芯片4A、4B、4C、4D。第1半导体芯片4A～4D构成第1芯片群5。第1半导体芯片4的装载数没有特别限定，也可以是1个或2个以上的任一个。作为第1半导体芯片4A～4D，能使用例如NAND型闪存的存储器芯片，但是，不限于此。后述的第2半导体芯片9也同样。第1半导体芯片4A～4D具备分别具有矩形状的相同形状并且在形成包括晶体管的电路等的元件形成面设置的第1电极焊盘6。第1电极焊盘6沿着第1半导体芯片4的1个外形边排列。多个第1半导体芯片4A～4D以使第1电极焊盘6露出的方式层叠成台阶状。即，半导体芯片4A经由粘着层7粘合在布线基板2的第1表面2a。半导体芯片4B～4D，以下层侧的半导体芯片(4A～4C)的电极焊盘6分别露出的方式，在与焊盘排列边正交的方向偏置，在下层侧的半导体芯片(4A～4C)上按顺序粘合。构成第1芯片群5的第1半导体芯片4A～4D的电极焊盘6，经由第1金属引线(Au引线等)8按顺序连接。并且，在第1芯片群5的最下层的第1半导体芯片4A的电极焊盘6，经由位于其附近的连接焊盘3A和第1金属引线8电连接。即，第1半导体芯片4A～4D的电极焊盘6，由金属引线8按顺序中继接合，进而，经由布线基板2的连接焊盘3A和金属引线8电连接。图1表示在第1金属引线8的电极焊盘6间及电极焊盘6和连接焊盘3A的连接中适用反向接合的结构，但是不限于此。第1金属引线8也可以通过正常接合连接。所谓反向接合是与下侧配置的连接部球接，在将金属引线弯曲(LOOPING)后与上侧配置的连接部针脚连接的步骤。所谓正常接合是与上侧配置的连接部球接，在将金属引线弯曲后与下侧配置的连接部针脚连接的步骤。在第1芯片群5上，层叠装载多个第2半导体芯片9A、9B、9C、9D。第2半导体芯片9A～9D构成第2芯片群10。第2半导体芯片9的层叠数可以多个，但不限于该数。但是，在由于半导体芯片9的层叠数的增加而得到大容量化等的高功能化、进而得到后述的中继接合的构成的特征和/或效果等方面，优选地，半导体芯片9的层叠数为3个以上。第2半导体芯片9A～9D具备分别具有矩形状的相同形状并且在元件形成面设置的第2电极焊盘11。第2电极焊盘11沿着第2半导体芯片9的1个外形边排列。第2半导体芯片9A～9D以使第2电极焊盘11露出的方式层叠成台阶状。第2芯片群10的台阶方向认为是与第1芯片群5的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：电路基础材料；第1芯片群，具备含有第1电极焊盘的至少1个的第1半导体芯片，并装载在上述电路基础材料上；第2芯片群，具备含有第2电极焊盘的3个以上的第2半导体芯片，上述3个以上的第2半导体芯片以使上述第2电极焊盘露出，并且最下层的第2半导体芯片从上述第1芯片群突出的方式以台阶状层叠在上述第1芯片群上；第1金属引线，电连接上述电路基础材料和上述第1半导体芯片的上述第1电极焊盘；第2金属引线，电连接上述电路基础材料和上述第2半导体芯片的上述第2电极焊盘；密封树脂层，将上述第1及第2芯片群与上述第1及第2金属引线一起密封；其中，上述第2金属引线，对于上述最下层的第2半导体芯片的上述第2电极焊盘，仅通过1次的球接来连接；上述3个以上的上述第2半导体芯片的上述第2电极焊盘，通过与下层侧的第2半导体芯片的上述第2电极焊盘球接，并且与上端侧的第2半导体芯片的上述第2电极焊盘经由凸块针脚连接的上述第2金属引线按顺序电连接；除去上述最下层的第2半导体芯片之外的第2半导体芯片的上述第2电极焊盘中的1个经由上述第2金属引线与上述电路基础材料电连接。

【技术特征摘要】
2013.03.25 JP 061231/20131.一种半导体装置，其包括：电路基础材料；第1芯片群，具备含有第1电极焊盘的至少1个的第1半导体芯片，并装载在上述电路基础材料上；第2芯片群，具备含有第2电极焊盘的3个以上的第2半导体芯片，上述3个以上的第2半导体芯片以使上述第2电极焊盘露出并且最下层的第2半导体芯片从上述第1芯片群突出的方式以台阶状层叠在上述第1芯片群上；第1金属引线，电连接上述电路基础材料和上述第1半导体芯片的上述第1电极焊盘；第2金属引线，电连接上述电路基础材料和上述第2半导体芯片的上述第2电极焊盘；密封树脂层，将上述第1及第2芯片群与上述第1及第2金属引线一起密封；其中，上述第2金属引线，对于上述最下层的第2半导体芯片的上述第2电极焊盘，仅通过1次的球接来连接；上述3个以上的上述第2半导体芯片的上述第2电极焊盘，通过与下层侧的第2半导体芯片的上述第2电极焊盘球接并且与上端侧的第2半导体芯片的上述第2电极焊盘经由凸块针脚连接的上述第2金属引线按顺序电连接；除去上述最下层的第2半导体芯片之外的第2半导体芯片的上述第2电极焊盘中的1个经由上述第2金属引线与上述电路基础材料电连接。2.一种半导体装置，其包括：电路基础材料；第1芯片群，具备含有第1电极焊盘的至少1个的第1半导体芯片，并装载在上述电路基础材料上；第2芯片群，具备含有第2电极焊盘的3个以上的第2半导体芯片，上述3个以上的第2半导体芯片以使上述第2电极焊盘露出并且最下层的第2半导体芯片从上述第1芯片群突出的方式以台阶状层叠在上述第1芯片群上；第1金属引线，电连接上述电路基础材料和上述第1半导体芯片的上述第1电极焊盘；第2金属引线，电连接上述电路基础材料和上述第2半导体芯片的上述第2电极焊盘；密封树脂层，将上述第1及第2芯片群与上述第1及第2金属引线一起密封；其中，上述第2金属引线，对于上述最下层的第2半导体芯片的上述第2电极焊盘，仅通过1次的球接来连接，上述3个以上的上述第2半导体芯片的上述第2电极焊盘，通过上述第2金属引线按顺序电连接；除去上述最下层的第2半导体芯片之外的第2半导体芯片的上述第2电极焊盘中的1个经由上述第2金属引线与上述电路基础材料电连接。3.一种半导体装置，其包括：电路基础材料；第1芯片群，具备含有第1电极焊盘的至少1个的第1半导体芯片，并装载在上述电路基础材料上；第2芯片群，具备含有第2电极焊盘的3个以上的第2半导体芯片，上述3个以上的第2半导体芯片以使上述第2电极焊盘露出并且最下层的第2半导体芯片从上述第1芯片群突出的方式以台阶状层叠在上述第1芯片群上；第1金属引线，电连接上述电路基础材料和上述第1半导体芯片的上述第1电极焊盘；...

【专利技术属性】
技术研发人员：渡边昭吾，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP