本发明专利技术提供包括多个半导体芯片并且能够使振荡快速地衰减的半导体装置。根据一个实施方式，半导体装置包括：绝缘基板；设置于上述绝缘基板上的大于等于一个的第1主电极板；设置于上述绝缘基板上的大于等于一个的第2主电极板；以及设置于上述绝缘基板上的大于等于一个的第3主电极板。并且，上述装置包括：设置于上述第1主电极板上的大于等于一个的第1半导体芯片；以及设置于上述第2主电极板上的大于等于一个的第2半导体芯片。并且，上述装置包括：将上述第1半导体芯片与上述第3主电极板电连接的第1键合线；以及将上述第2半导体芯片与上述第3主电极板电连接的第2键合线。
【技术实现步骤摘要】
半导体装置 本申请享受以日本专利申请2013-60756号（申请日：2013年3月22日）为基础申 请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体装置。
技术介绍
在并列地连接有多个半导体芯片的半导体装置中，通过降低键合线（bonding wire)的寄生电感、寄生电阻，能够抑制半导体装置的振荡。然而，在降低了键合线的寄生电 感的情况下，在产生满足共振条件ω= (ΙΧΓ1/2的这种频率成分（L、C表示半导体装置的电 感、电容）时，有可能发生频率高的振荡，并且有可能由于超过了栅极耐压或主电极间耐压 的电压而在半导体装置中产生不良。
技术实现思路
提供包括多个半导体芯片并且能够使振荡快速地衰减的半导体装置。 根据一个实施方式，半导体装置包括：绝缘基板；设置于上述绝缘基板上的大于 等于一个的第1主电极板；设置于上述绝缘基板上的大于等于一个的第2主电极板；以及 设置于上述绝缘基板上的大于等于一个的第3主电极板。并且，上述装置包括：设置于上述 第1主电极板上的大于等于一个的第1半导体芯片；以及设置于上述第2主电极板上的大 于等于一个的第2半导体芯片。并且，上述装置包括：将上述第1半导体芯片与上述第3主 电极板电连接的第1键合线；以及将上述第2半导体芯片与上述第3主电极板电连接的第 2键合线。 【附图说明】 图1是概略地表示第1实施方式的半导体装置的构造的俯视图。 图2是局部地表示第1实施方式的半导体装置的电路结构的电路图。 图3是概略地表示比较例的半导体装置的构造的俯视图。 图4是概略地表示第1实施方式的变形例的半导体装置的构造的俯视图。 图5是概略地表示第1实施方式的变形例的半导体装置的构造的俯视图。 图6是概略地表示第2实施方式的半导体装置的构造的俯视图。 【具体实施方式】 以下，参照【附图说明】本专利技术的实施方式。 (第1实施方式） 图1是概略地表示第1实施方式的半导体装置的构造的俯视图。 图1的半导体装置包括：绝缘基板1、第1主电极板2a、2b、第2主电极板3a、3b、 第3主电极板4、控制电极板5a、5b、作为第1半导体芯片的例子的IGBT (Insulated Gate Bipolar Transistor :绝缘栅双极晶体管）芯片11a、lib、作为第2半导体芯片的例子的二 极管芯片12a、12b、第1端子13a、13b、第2端子14a、14b、第3端子15、第1键合线（bonding wire) 21a、21b、第 2 键合线 22a、22b、以及第 3 键合线 23a、23b。 绝缘基板1例如是氧化铝基板。在图1中，示出了与绝缘基板1的主面平行并且 互相垂直的X方向以及Y方向、和与绝缘基板1的主面垂直的Z方向。 IGBT芯片1 la、1 lb是包括IGBT的半导体芯片，分别设置于第1主电极板2a、2b上。 第1主电极板2a、2b设置于绝缘基板1上，分别与IGBT芯片11a、lib的集电极电连接。 二极管芯片12a、12b是包括二极管的半导体芯片，分别设置于第2主电极板3a、3b 上。第2主电极板3a、3b设置于绝缘基板1上，分别与二极管芯片12a、12b的阴极电连接。 第3主电极板4设置于绝缘基板1上。第3主电极板4通过第1键合线2la、2lb 与IGBT芯片11a、lib的发射极电连接，并通过第2键合线22a、22b与二极管芯片12a、12b 的阳极电连接。 控制电极板5a、5b设置于绝缘基板1上。控制电极板5a、5b分别通过第3键合线 23a、23b与IGBT芯片11a、lib的栅极电连接。 第1主电极板2a、2b、第2主电极板3a、3b、第3主电极板4以及控制电极板5a、5b 例如为Cu (铜）箔。 第1端子13a、13b分别设置于第1主电极板2a、2b的表面。第2端子14a、14b分 别设置于第2主电极板3a、3b的表面。第3端子15设置于第3主电极板4的表面。 在本实施方式中，用布线(未图示）将第1端子13a、13b与第2端子14a、14b电连 接，由此将IGBT芯片11a、lib和二极管芯片12a、12b并列地连接。 将本实施方式的半导体装置的电路结构示于图2。图2是局部地表示第1实施方 式的半导体装置的电路结构的电路图。图2示出了并列地连接了 IGBT芯片11a和二极管 芯片12a的样子。 在本实施方式中，需要抑制由于频率高的振荡由此超过栅极耐压、主电极间耐压 的电压施加于IGBT芯片lla、ll、二极管芯片12a、12b的电极间而在半导体装置中产生不 良。图2的箭头P示意性地表示在IGBT芯片11a与二极管芯片12a之间产生的振荡。根 据本实施方式，如以下详述那样、能够使这种振荡快速地衰减。 (1)第1实施方式与比较例的比较 接下来，参照图1和图3对第1实施方式和比较例进行比较。图3是概略地表示 比较例的半导体装置的构造的俯视图。 在图3中，IGBT芯片lla、llb、二极管芯片12a、12b全部设于一张主电极板2上。 与此相对，在图1中，IGBT芯片lla、llb、二极管芯片12a、12b设置于按各个半导体芯片而 分割的主电极板2a、2b、3a、3b上。 因此，在本实施方式中，为了将这些半导体芯片11a?12b并列地连接，通过布线 将第1、第2端子13a?14b连接。其结果是，在本实施方式中，这些半导体芯片11a?12b 间的路径上附加了该布线的电阻成分及电感成分。 另外，在图3中，IGBT芯片lla、llb和二极管芯片12a、12b分别通过键合线21a、 21b直接连接。对此，在图1中，这些半导体芯片11a?12b彼此通过键合线21a?22b经 由第3主电极板4而连接。 因此，在本实施方式中，在这些半导体芯片11a?12b间的路径上，附加有第3主 电极板4带来的电阻成分及电感成分。 -般而言，附加于LC电路的R成分（电阻成分）中，有减小振荡的振幅并加速振荡 衰减的作用。因此，根据本实施方式，通过如上所述那样所附加的电阻成分，能够使在IGBT 芯片间、在二极管芯片间、在IGBT芯片与二极管芯片之间产生的振荡快速地衰减。 另外，根据本实施方式，通过如上所述那样地所附加的电感成分，能够使半导体装 置的共振频率ω= (ΙΧΓ1/2变化。因此，根据本实施方式，例如，通过将共振频率设定为难 以产生的频率，由此能够进一步有效地抑制振荡引起的半导体装置的不良。 另外，希望注意到本实施方式的各半导体芯片11a?12b与各端子13a?15之间 的电阻为与比较例的情况相同程度。这样，根据本实施方式，并不增加各半导体芯片11a? 12b与各端子13a?15之间的电阻，就能够在半导体芯片11a?12b间的路径上附加电阻 成分及电感成分。 (2)第1实施方式的半导体装置的构造的详细 接下来，参照图1，对第1实施方式的半导体装置的构造的详细进行说明。 符号L表示IGBT芯片lla、llb之间、二极管芯片12a、12b之间的中心线。在本实 施方式中，IGBT芯片lla、llb、二本文档来自技高网...
【技术保护点】
一种半导体装置，包括：绝缘基板；设置于上述绝缘基板上的大于等于一个的第1主电极板；设置于上述绝缘基板上的大于等于一个的第2主电极板；设置于上述绝缘基板上的大于等于一个的第3主电极板；设置于上述第1主电极板上并且包括晶体管的大于等于一个的第1半导体芯片；设置于上述第2主电极板上并且包括二极管的大于等于一个的第2半导体芯片；将上述第1半导体芯片与上述第3主电极板电连接的第1键合线；以及将上述第2半导体芯片与上述第3主电极板电连接的第2键合线，上述第1主电极板按各个上述第1半导体芯片而被分割，上述第2主电极板按各个上述第2半导体芯片而被分割，上述第1以及第2半导体芯片中的至少任一个由含有硅和碳的基板形成，上述第1主电极板包含在各自的表面设置有第1端子的多个第1主电极板，上述第2主电极板包含在各自的表面设置有第2端子的多个第2主电极板，将上述第2端子间电连接的布线的长度比将上述第1端子间电连接的布线的长度长。
【技术特征摘要】
2013.03.22 JP 2013-0607561. 一种半导体装置，包括： 绝缘基板； 设置于上述绝缘基板上的大于等于一个的第1主电极板； 设置于上述绝缘基板上的大于等于一个的第2主电极板； 设置于上述绝缘基板上的大于等于一个的第3主电极板； 设置于上述第1主电极板上并且包括晶体管的大于等于一个的第1半导体芯片； 设置于上述第2主电极板上并且包括二极管的大于等于一个的第2半导体芯片； 将上述第1半导体芯片与上述第3主电极板电连接的第1键合线；以及 将上述第2半导体芯片与上述第3主电极板电连接的第2键合线， 上述第1主电极板按各个上述第1半导体芯片而被分割， 上述第2主电极板按各个上述第2半导体芯片而被分割， 上述第1以及第2半导体芯片中的至少任一个由含有硅和碳的基板形成， 上述第1主电极板包含在各自的表面设置有第1端子的多个第1主电极板， 上述第2主电极板包含在各自的表面设置有第2端子的多个第2主电极板， 将上述第2端子间电连接的布线的长度比将上述第1端子间电连接的布线的长度长。2. -种半导体装置，包括： 绝缘基板； 设置于上述绝缘基板上的大于等于一个的第1主电极板； 设置于上述绝缘基板上的大于等于一个的第2主电...
【专利技术属性】
技术研发人员：崎山阳子，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。