【技术实现步骤摘要】
形成半导体结构的方法和半导体器件
本专利技术构思涉及半导体器件的制造方法和使用该方法制造的半导体器件。
技术介绍
已经提出了多栅极晶体管结构，其包括形成在基板上的鳍形硅体以及形成在该硅体的表面上的栅极。 由于多栅极晶体管采用三维沟道，所以可以更容易地实现按比例缩放。另外，可以改善电流控制而没有增大栅极长度。此外，可以更有效地抑制短沟道效应(其中沟道区的电势可受到漏极电压的影响)。
技术实现思路
根据本专利技术构思的实施方式可以提供利用硬掩模层形成半导体器件的方法。按照这些实施方式，一种形成半导体结构的方法可以包括在其上具有硬掩模层的在第一方向上延伸的娃鳍上形成光刻掩模。利用光刻掩模，在娃鳍中穿过硬掩模层可以形成沟槽，其中沟槽在第二方向上延伸以将硅鳍分离成在第一方向上端部对端部地延伸的第一和第二鳍结构。相对于沟槽的由第一和第二鳍结构限定的下部，沟槽的由硬掩模层形成的部分可以被加宽。 在根据本专利技术构思的一些实施方式中，在形成光刻掩模之前，可以形成硅鳍、邻近于硅鳍形成下部场绝缘层以及在硅鳍上和在下部场绝缘层上形成硬掩模层。在根据本...
【技术保护点】
一种形成半导体结构的方法，包括：在其上具有硬掩模层的在第一方向上延伸的硅鳍上形成光刻掩模；利用所述光刻掩模，在所述硅鳍中形成穿过所述硬掩模层的沟槽，所述沟槽在第二方向上延伸以将所述硅鳍分离成在所述第一方向上端部对端部地延伸的第一和第二鳍结构；以及相对于所述沟槽的由所述第一和第二鳍结构限定的下部，加宽所述沟槽的由所述硬掩模层形成的部分。
【技术特征摘要】
2013.03.15 KR 10-2013-00281361.一种形成半导体结构的方法，包括: 在其上具有硬掩模层的在第一方向上延伸的硅鳍上形成光刻掩模； 利用所述光刻掩模，在所述硅鳍中形成穿过所述硬掩模层的沟槽，所述沟槽在第二方向上延伸以将所述娃鳍分离成在所述第一方向上端部对端部地延伸的第一和第二鳍结构；以及 相对于所述沟槽的由所述第一和第二鳍结构限定的下部，加宽所述沟槽的由所述硬掩模层形成的部分。2.如权利要求1所述的方法，其中在形成光刻掩模之前: 形成所述硅鳍； 邻近于所述硅鳍形成下部场绝缘层；以及 在所述硅鳍上和在所述下部场绝缘层上形成所述硬掩模层。3.如权利要求2所述的方法，其中所述下部场绝缘层和所述硬掩模层包括相对于彼此具有蚀刻选择性的相应材料。4.如权利要求2所述的方法，其中: 形成穿过所述硬掩模层的沟槽包括:蚀刻穿过所述硬掩模层以暴露通过所述沟槽分离的所述第一和第二鳍 结构的端部；以及 加宽所述沟槽的部分包括:加宽所述沟槽的在暴露的端部上方的部分以暴露所述第一和第二鳍结构的端部拐角。5.如权利要求4所述的方法，其中加宽所述沟槽的部分包括:各向同性蚀刻所述沟槽中的所述硬掩模层。6.如权利要求5所述的方法，其中各向同性蚀刻所述沟槽中的所述硬掩模层包括:将所述硬掩模层的侧壁在相反方向上凹进相等的量以加宽所述沟槽的部分。7.如权利要求4所述的方法，还包括: 沉积上部场绝缘材料到穿过所述硬掩模层的所述沟槽中以覆盖所述第一和第二鳍结构的所述端部拐角并且与所述第一和第二鳍结构的所述端部拐角共形。8.如权利要求7所述的方法，还包括: 从所述第一和第二鳍结构去除所述硬掩模层以暴露所述下部场绝缘层的上表面； 蚀刻所述下部场绝缘层的上表面和所述上部场绝缘材料的上表面以减小其各自的厚度，使得所述上部场绝缘材料保持与所述第一和第二鳍结构的所述端部拐角共形；以及 在所述上部场绝缘材料的所述上表面上形成导电层。9.如权利要求8所述的方法，其中蚀刻所述上表面包括:蚀刻相等量的所述下部场绝缘层和所述上部场绝缘材料，使得所述上部场绝缘材料的所述上表面保持覆盖所述第一和第二鳍结构的最上表面。10.如权利要求8所述的方法，其中蚀刻所述上表面包括:蚀刻所述下部场绝缘层和所述上部场绝缘材料以减小其各自的厚度，使得所述上部场绝缘材料的所述上表面暴露所述第一和第二鳍结构的最上表面。11.如权利要求7所述的方法，还包括: 分别在所述第一和第二鳍结构中形成第一和第二外延源极/漏极区，其中所述第一和第二外延源极/漏极区的最上表面在所述上部场绝缘材料的最上表面上方。12.如权利要求7所述的方法，还包括: 分别在所述第一和第二鳍结构中形成第一和第二外延源极/漏极区，其中所述第一和第二外延源极/漏极区的最上表面与所述上部场绝缘材料的最上表面共面。13.如权利要求8所述的方法，其中形成导电层包括:形成后栅虚设栅极。14.如权利要求1所述的方法，其中在形成光刻掩模之...
【专利技术属性】
技术研发人员：金成玟，姜智秀，李东奎，车东镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。