半导体装置以及用于制造该半导体装置的方法制造方法及图纸

本发明专利技术提供了一种半导体装置以及用于制造该半导体装置的方法。所述半导体装置包括：沟槽，设置在基底内，沟槽包括宽度比下沟槽部分的宽度宽的上沟槽部分；栅极，设置在沟槽中；层间绝缘层图案，设置在上沟槽部分中的栅极上；源极区域，设置在基底内并且接触上沟槽部分的侧壁；主体区域，设置在基底中的源极区域的下面；以及接触沟槽，设置在主体区域的上面并且填充有导电材料。

【技术实现步骤摘要】

下面的描述涉及一种半导体装置，并且涉及例如具有其上部宽度比下部宽度宽的沟槽的半导体装置以及用来制造该半导体装置的方法。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)是半导体产业中众所周知的一种半导体装置。MOSFET的一种类型是垂直导电沟槽M0SFET。图1是示意性示出MOSFET的剖视图。参照图1，M0SFET10包括沟槽17。沟槽17均包括通过栅极绝缘层19与主体区域15绝缘的多晶硅栅极21。源极区域23接触每个沟槽17的侧表面。栅极绝缘层19使栅极21与金属层30绝缘。半导体基底11形成M0SFET10的漏极。仍然参照图1，附图标记A表示沟槽宽度，B表示接触开口，C表示沟槽与接触开口之间的间隙。当M0SFET10偏置在导通状态时，电流在源极区域23和半导体基底11之间竖直流动。在导通状态，M0SFET10的电流能力与漏极和源极之间的导通电阻1?(18?成反比。因此，为了改善M0SFET10的电流能力，必须降低导通电阻Rdsm。 一种降低M0SFET10的导通电阻的方法是增加沟槽17的密度，即，每单位面积的沟槽个数。这个通过减小单元间距实现。然而，MOSFET的单元间距可以减小的程度受限于包括在MOSFET单元中的特定部件和制造MOSFET使用的工艺。在MOSFET中，源极区域通常从沟槽沿着水平方向形成在半导体基底上，以使导通电阻降低。这样增加了每单位面积的MOSFET单元的密度。为了降低MOSFET的导通电阻，必须增加每单位面积的沟槽的个数。然而，需要在沟槽和表面上的接触开口之间设置间隙的工艺，以从沟槽沿着水平方向在半导体基底上形成源极区域。因此，限制了沟槽间隙可以减小的程度，并且还限制了 MOSFET的导通电阻可以降低的程度。
技术实现思路
在一个总体方面，提供一种半导体装置，所述半导体装置包括:沟槽，设置在基底的外延层内，沟槽具有宽度大于下沟槽部分的宽度的上沟槽部分；栅极绝缘层，设置在沟槽的内表面上；栅极，设置在沟槽内；层间绝缘层图案，设置在包括栅极的沟槽内的栅极绝缘层上；源极区域，设置在基底内并且接触沟槽的上沟槽部分的侧壁；主体区域，设置在基底的外延层内；接触沟槽,填充有金属,接触沟槽使源极区域和主体区域能够彼此接触；以及重掺杂区域，形成在接触沟槽的下面，重掺杂区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度。源极区域的下表面可以形成为低于接触沟槽的下表面。栅极的上表面可以与接触沟槽的下表面齐平或比接触沟槽的下表面高。从基底的上表面到接触沟槽的下表面的深度可以是从基底的上表面到下沟槽部分的下表面的深度的一半。栅极的上表面可以与接触沟槽的下表面齐平或比接触沟槽的下表面低。层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。在另一个总体方面，提供一种用于制造半导体装置的方法，所述方法包括:在基底的外延层内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上形成牺牲埋层图案；去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；在下沟槽部分的侧壁上和牺牲埋层图案的表面上形成第二氧化物层；去除第二氧化物层、牺牲埋层图案和第一氧化物层，以在下沟槽部分的侧壁上形成上沟槽部分，上沟槽部分的宽度大于下沟槽部分的宽度；在下沟槽部分的表面、上沟槽部分的表面和基底的外延层的表面上形成栅极绝缘层；通过在下沟槽部分和上沟槽部分内的栅极绝缘层上沉积多晶硅填充沟槽；在外延层内形成主体区域；通过蚀刻多晶硅在下沟槽部分内形成栅极；通过离子注入到上沟槽部分的侧壁中形成源极区域；在上沟槽部分内的栅极绝缘层上形成层间绝缘层图案；形成接触沟槽以使源极区域和主体区域接触；在接触沟槽上形成重掺杂杂质区域，重掺杂杂质区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及用金属层填充接触沟槽。可以利用自对准接触蚀刻方法形成接触沟槽。层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。牺牲埋层图案可以由多晶硅或层间绝缘材料制成。可以通过回蚀多晶硅形成栅极。在另一个总体方面，提供一种用于制造半导体装置的方法，所述方法包括:在包括外延层的基底内形成下沟槽部分；在下沟槽部分的表面上形成第一氧化物层；在下沟槽部分内的第一氧化物层上沉积多晶硅；在外延层内形成主体区域；在下沟槽部分内形成栅极并且使第一氧化物层部分地暴露；去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁；在栅极和下沟槽部分的侧壁上形成第二氧化物层以形成上沟槽部分，上沟槽部分的宽度大于下沟槽部分的宽度；在包括上沟槽部分的栅极上形成绝缘层；在上沟槽部分内的绝缘层上形成层间绝缘层图案；形成接触沟槽以接触主体区域；在接触沟槽下面形成重掺杂杂质区域，重掺杂杂质区域具有类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及用金属层填充接触沟槽。可以利用自对准接触蚀刻方法形成接触沟槽。层间绝缘层可以包括BPSG膜、HLD氧化物或它们的组合。可以通过回蚀多晶硅形成栅极。所述方法的总体方面还可以包括:在形成栅极之后去除第一氧化物层之前，通过离子注入形成源极区域。所述方法的总体方面还可以包括:在上沟槽部分的侧壁上形成第二氧化物层之后，通过离子注入形成源极区域。所述方法的总体方面还可以包括:在去除第二氧化物层之后，通过离子注入形成源极区域。接触沟槽可以被形成为接触源极区域。在另一个总体方面，提供一种半导体装置，所述半导体装置包括:沟槽，设置在基底内，沟槽包括在宽度上比下沟槽部分宽的上沟槽部分；栅极，设置在沟槽中；层间绝缘层图案，设置在上沟槽部分的栅极上方；源极区域，设置在基底内并且接触上沟槽部分的侧壁；主体区域，设置在基底中的源极区域的下面；以及接触沟槽，设置在主体区域的上方并填充有导电材料。所述半导体装置的总体方面还可以包括:杂质区域，形成在接触沟槽的下面，杂质区域具有与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度。从以下详细的描述、附图和权利要求，本专利技术的其他特征和方面可以显而易见。【附图说明】图1是示出使用沟槽的MOSFET的剖视图的示意图。图2是示出根据本公开的半导体装置的示例的剖视图的示意图。图3A至图3N是半导体装置在其制造期间的剖视图，用于顺序地示出用于制造半导体装置的方法的示例。图4A至图4L是半导体装置在其制造期间的剖视图，以示出用于制造半导体装置的方法的另一个示例。图5是示出根据本公开的对应于半导体装置的示例的单元间距的电阻值变化的曲线图。贯穿整个附图和“【具体实施方式】”，除非另有说明，否则相同的附图标记将理解为指的是同样的元件、特征和结构。为了清楚、示出和方便起见，可能会夸大这些元件的相对尺寸和绘制。【具体实施方式】提供下面详细的描述以用来帮助读者获取对在此描述的方法、设备和/或系统的全面理解。因此，在此描述的系统、设备和/或方法的各种改变、修改和等同将被建议给本领域的普通技术人员。另外，为了增加清晰度和简洁度，可能会省略公知的功能和构造的描述。图2是示出根据本公开的半导体装置的示例的剖视图。参照图2，根据本公开的半导体装置的示例可以包括:沟槽105，形成在具有外延层1la的半导体基底101内，并本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：沟槽，设置在基底的外延层内，沟槽具有宽度比下沟槽部分的宽度宽的上沟槽部分；栅极绝缘层，设置在沟槽的内表面上；栅极，设置在沟槽内；层间绝缘层图案，设置在包含栅极的沟槽内的栅极绝缘层上；源极区域，设置在基底内并且接触沟槽的上沟槽部分的侧壁；主体区域，设置在基底的外延层内；接触沟槽，填充有金属，接触沟槽使源极区域和主体区域彼此接触；以及重掺杂区域，形成在接触沟槽的下面，重掺杂区域的杂质类型与主体区域的杂质类型相同并且重掺杂区域具有比主体区域的杂质浓度高的杂质浓度。

【技术特征摘要】
2013.03.05 KR 10-2013-00235481.一种半导体装置，所述半导体装置包括: 沟槽，设置在基底的外延层内，沟槽具有宽度比下沟槽部分的宽度宽的上沟槽部分； 栅极绝缘层，设置在沟槽的内表面上； 栅极，设置在沟槽内； 层间绝缘层图案，设置在包含栅极的沟槽内的栅极绝缘层上； 源极区域，设置在基底内并且接触沟槽的上沟槽部分的侧壁； 主体区域，设置在基底的外延层内； 接触沟槽,填充有金属,接触沟槽使源极区域和主体区域彼此接触；以及重掺杂区域，形成在接触沟 槽的下面，重掺杂区域的杂质类型与主体区域的杂质类型相同并且重掺杂区域具有比主体区域的杂质浓度高的杂质浓度。2.根据权利要求1所述的半导体装置，其中，源极区域的下表面形成为比接触沟槽的下表面低。3.根据权利要求1所述的半导体装置，其中，栅极的上表面与接触沟槽的下表面齐平或者高于接触沟槽的下表面。4.根据权利要求1所述的半导体装置，其中，栅极的上表面与接触沟槽的下表面齐平或低于接触沟槽的下表面。5.根据权利要求1所述的半导体装置，其中，层间绝缘层包括硼磷硅玻璃膜、高温低压沉积氧化物或它们的组合。6.一种用于制造半导体装置的方法，所述方法包括以下步骤: 在基底的外延层内形成下沟槽部分； 在下沟槽部分的表面上形成第一氧化物层； 在下沟槽部分内的第一氧化物层上形成牺牲埋层图案； 去除第一氧化物层的暴露部分，以暴露下沟槽部分的侧壁； 在下沟槽部分的侧壁和牺牲埋层图案的表面上形成第二氧化物层； 去除第二氧化物层、牺牲埋层图案和第一氧化物层，以在下沟槽部分的侧壁上形成上沟槽部分，上沟槽部分的宽度比下沟槽部分的宽度宽； 在下沟槽部分的表面、上沟槽部分的表面和基底的外延层的表面上形成栅极绝缘层； 通过在下沟槽部分和上沟槽部分内的栅极绝缘层上沉积多晶硅填充沟槽； 在外延层内形成主体区域； 通过蚀刻多晶硅在下沟槽部分内形成栅极； 通过离子注入到上沟槽部分的侧壁中形成源极区域； 在上沟槽部分内的栅极绝缘层上形成层间绝缘层图案； 形成接触沟槽以使源极区域和主体区域接触； 在接触沟槽上形成重掺杂杂质区域，重掺杂杂质区域具有杂质类型与主体区域的杂质类型相同的杂质并且具有比主体区域的杂质浓度高的杂质浓度；以及用金属层填充接触沟槽。7.根据权利要求6所述的方法，其中，利用自对准接触蚀刻方法形成接触沟槽。8.根据权利要求6所述的方...

【专利技术属性】
技术研发人员：姜守昶，金荣载，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国;KR