芯片封装工艺及芯片封装制造技术

本发明专利技术提供一种芯片封装工艺及芯片封装，芯片封装工艺包括下列步骤：提供晶圆。晶圆具有主动表面以及相对于主动表面的背面。晶圆包括多个彼此连接且数组排列的芯片。设置可挠性重配置线路薄膜于晶圆的背面上。可挠性重配置线路薄膜包括多个数组排列且对应于芯片的重配置线路图案。切割晶圆及可挠性重配置线路薄膜以使芯片彼此分离，并使重配置线路图案彼此分离。将其中一个芯片设置于承载器上，并使芯片的主动表面朝向承载器。设置电子组件于重配置线路图案上。通过多个连接端子电性连接电子组件与承载器。

【技术实现步骤摘要】
芯片封装工艺及芯片封装
本专利技术是有关于一种封装工艺及封装结构，且特别是有关于一种芯片封装工艺及芯片封装结构。
技术介绍
随着数字信息时代(digital information age)的到来，多媒体商品、家用电器、个人数字商品等已快速发展。此等商品通常需要小型、高效能、多功能、高速、大容量、低价格等特征。因此，已发展了堆栈封装(stacked package)或系统级封装(system inpackage),其中多个芯片在单个半导体封装(single semiconductor)中平行地堆栈或一个在另一个的上面垂直地堆栈。堆栈封装或系统级封装，包括在单个封装中组装的多个芯片，且具有以下优势:可增加电效能，可缩小封装的大小，以及可减小制造成本。然而，由于在堆栈封装或系统级封装中芯片垫的间距较小，因此在芯片垫与互连基板(interconnection substrate)的互连垫(interconnection pad)之间的连接较为困难。为解决此问题，在堆栈封装或系统级封装中使用多层互连基板(mult1-layeredinterconnection substrate),或额外中介层(interposer)用于芯片垫与互连基板的互连垫之间的连接。意即，在已知堆栈封装或系统级封装中，在多层互连基板或额外中介层中形成重配置线路层(redistribution layer),且然后使用重配置线路层将芯片垫连接至互连基板的互连垫。然而，由于在已知堆栈封装或系统级封装中使用多层互连基板或额外中介层芯片来执行再分配，因此增加了封装成本以及封装厚度，如此将难以满足现今对电子装置的薄型化要求。
技术实现思路
本专利技术提供一种芯片封装工艺，其制作出的芯片封装的厚度较薄且工艺较为简单。本专利技术提供一种芯片封装，其具有较薄的封装厚度且其工艺较为简单。本专利技术的芯片封装工艺，其包括下列步骤。首先，提供晶圆。晶圆具有主动表面以及相对于主动表面的背面。晶圆包括多个彼此连接且数组排列的第一芯片。接着，设置可挠性重配置线路薄膜于晶圆的背面上。可挠性重配置线路薄膜包括多个数组排列且对应于第一芯片的重配置线路图案。接着，切割晶圆及可挠性重配置线路薄膜以使第一芯片彼此分离，并使重配置线路图案彼此分离。接着，将其中一个第一芯片设置于承载器上，并使第一芯片的主动表面朝向承载器。接着，设置电子组件于重配置线路图案上。之后，通过多个连接端子电性连接电子组件与承载器。本专利技术提出一种芯片封装，其包括一承载器、一第一芯片、一可挠性重配置线路图案、一电子组件以及多个连接端子。第一芯片设置于承载器上并具有一主动表面以及相对主动表面的一背面。主动表面朝向承载器。可挠性重配置线路图案设置于第一芯片的背面上。可挠性重配置线路图案的边缘与第一芯片的边缘实质上切齐。电子组件设置于可挠性重配置线路图案上。连接端子分别电性连接电子组件与承载器。在本专利技术的一实施例中，上述的可挠性重配置线路薄膜利用一黏着层贴附于晶圆的背面上。在本专利技术的一实施例中，上述的设置可挠性重配置线路薄膜于晶圆的背面上的步骤更包括下列步骤。首先，提供一重配置线路组件。重配置线路组件包括一基膜(basefilm)、一离型膜(release film)以及可挠性重配置线路薄膜。离型膜设置于基膜以及可挠性重配置线路薄膜之间。可挠性重配置线路薄膜包括一可挠性基材以及一图案化金属层。图案化金属层位于离型膜及可挠性基材之间。接着，使重配置线路组件的可挠性基材与晶圆的背面接合。接着，切割晶圆以及可挠性基材。之后，使离型膜与各第一芯片分离，以暴露出各第一芯片上的图案化金属层。在本专利技术的一实施例中，上述的使离型膜与各第一芯片分离的方法包括下列步骤。首先，通过一顶针推顶基膜，以减少其中一个第一芯片与离型膜的接合面积。拾取被顶针推顶的第一芯片。在本专利技术的一实施例中，上述的第一芯片通过倒装焊的方式设置于承载器上。在本专利技术的一实施例中，上述的电子组件更包括多个焊球，重配置线路图案包括多个焊垫，以分别与焊球接合，而承载器更包括多个接垫。电子组件通过焊球、焊垫、连接端子以及接垫与承载器电性连接。在本专利技术的一实施例中，上述的通过连接端子电性连接电子组件与承载器的方法包括下列步骤:首先，分别形成多个第一端点于焊垫上。接着，分别形成多个第二端点于接垫上。以多个导电材由第一端点分别连接至第二端点而形成连接端子。在本专利技术的一实施例中，上述的电子组件包括第二芯片。在本专利技术的一实施例中，上述的电子组件包括内存或被动组件。在本专利技术的一实施例中，上述的可挠性重配置线路薄膜的厚度介于25μπι至150 μ m之间。在本专利技术的一实施例中，上述的连接端子包括一第一端点、一第二端点以及一焊线。各第一端点设置于对应的焊垫上。各第二端点设置于对应的接垫上。各焊线由对应的第一端点连接至对应的第二端点。基于上述，本专利技术将一可挠性重配置线路薄膜设置于晶圆的背面上，其中可挠性重配置薄膜包括多个数组排列且对应晶圆的多个芯片而设置的重配置线路图案。接着再执行切割工艺以使芯片彼此分离并使重配置线路图案彼此分离。如此，切割后的各芯片皆具有重配置线路图案，而无须依照已知工艺在切割晶圆后，将单体化的多个芯片分别设置一具有重配置线路层的中介层，以进行后续的组件堆栈工艺。此外，由此工艺所制作出的芯片封装，由于重配置线路薄膜的厚度较已知的中介层薄，因此，本专利技术不但可大幅简化已知繁复的芯片封装工艺，更可有效降低芯片封装的厚度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。【附图说明】图1A至IG是依照本专利技术的一实施例的一种芯片封装工艺的流程剖面示意图。图2是图1G的可挠性重配置线路薄膜的上视示意图。【具体实施方式】图1A至IG是依照本专利技术的一实施例的一种芯片封装工艺的流程剖面示意图。在本实施例中，芯片封装工艺包括下列步骤:首先，请参照图1A，提供晶圆100。晶圆100具有一主动表面Iio以及相对于主动表面110的一背面120。晶圆100包括多个彼此连接且数组排列的第一芯片130，各第一芯片130上设置有多个焊垫132 ;于其一较佳的实施例中，第一芯片130的焊垫132上也可预先形成凸块134，其中，预先形成的凸块134可为锡球(solderball)、结线凸块(stud bump)、金凸块(gold bump)或铜凸块(copper pillar)等。接着，请参照图1B，设置一可挠性重配置线路薄膜230于晶圆100的背面120上。可挠性重配置线路薄膜230包括多个对应于第一芯片130的焊垫132而设置的重配置线路图案234a。具体而言，在本实施例中，设置可挠性重配置线路薄膜230于晶圆100的背面120上的方法更包括下列步骤:首先，提供如图1B所示的一重配置线路组件200。重配置线路组件200包括一基膜210 (base film)、一离型膜220 (release film)以及可挠性重配置线路薄膜230，其中，离型膜220设置于基膜210以及可挠性重配置线路薄膜230之间。一般而言，离型膜220为表面具有分离性的薄膜，其与特定的材料在特定的条件下接触后不具有黏性或仅具有轻微的黏性。可挠性重配置线路薄膜230包括一可挠性基材232本文档来自技高网...

【技术保护点】
一种芯片封装工艺，其特征在于，包括：提供晶圆，该晶圆具有主动表面以及相对于该主动表面的背面，其中该晶圆包括多个彼此连接且数组排列的第一芯片；设置可挠性重配置线路薄膜于该晶圆的该背面上，其中该可挠性重配置线路薄膜包括多个数组排列且对应于所述多个第一芯片的重配置线路图案；切割该晶圆以及该可挠性重配置线路薄膜以使所述多个第一芯片彼此分离，并且使所述多个重配置线路图案彼此分离；将其中一个第一芯片设置于承载器上，并使该第一芯片的该主动表面朝向该承载器；设置电子组件于该第一芯片上的该重配置线路图案上；以及通过多个连接端子电性连接该电子组件与该承载器。

【技术特征摘要】
2013.02.23 TW 1021064181.一种芯片封装工艺，其特征在于，包括: 提供晶圆，该晶圆具有主动表面以及相对于该主动表面的背面，其中该晶圆包括多个彼此连接且数组排列的第一芯片； 设置可挠性重配置线路薄膜于该晶圆的该背面上，其中该可挠性重配置线路薄膜包括多个数组排列且对应于所述多个第一芯片的重配置线路图案； 切割该晶圆以及该可挠性重配置线路薄膜以使所述多个第一芯片彼此分离，并且使所述多个重配置线路图案彼此分离； 将其中一个第一芯片设置于承载器上，并使该第一芯片的该主动表面朝向该承载器； 设置电子组件于该第一芯片上的该重配置线路图案上；以及 通过多个连接端子电性连接该电子组件与该承载器。2.如权利要求1所述的芯片封装工艺，其特征在于，设置该可挠性重配置线路薄膜于该晶圆的该背面上的步骤更包括: 提供重配置线路组件，该重配置线路组件包括基膜、离型膜以及该可挠性重配置线路薄膜，该离型膜设置于该基膜以及该可挠性重配置线路薄膜之间，该可挠性重配置线路薄膜包括可挠性基材以及图案化金属层，该图案化金属层位于该离型膜及该可挠性基材之间； 使该重配置线路组件的该可挠性基材与该晶圆的该背面接合； 切割该晶圆以及该可挠性基材；以及 将该离型膜与各该第一芯片分离，以暴露出各该第一芯片上的该图案化金属层。3.如权利要求1所述的芯片封装工艺，其特征在于，将该离型膜与各该第一芯片分离的步骤包括: 通过顶针推顶该基膜，以减少其中一个第一芯片与该离型膜的接合面积；以及 拾取被该顶针推顶的第一芯片。4.如权利要求1所述的芯片封装工艺，其特征在于，该第一芯片通过倒装焊的方式设置于该承载器上。5.如权利要求1所述的芯片封装工艺，其特征在于，该电子组件包括多个焊球，重配置线路图案包括...

【专利技术属性】
技术研发人员：周世文，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71