像素结构制造技术

一种像素结构包括扫描线、数据线、第一像素单元以及第二像素单元。第一像素单元包括第一主动元件以及与第一主动元件电性连接的第一像素电极。第一主动元件包括第一栅极、第一源极以及第一漏极。第一源极与数据线电性连接。第一漏极与第一像素电极电性连接。第二像素单元包括第二主动元件以及与第二主动元件电性连接的第二像素电极。第二主动元件包括第二栅极、第二源极以及第二漏极，第一栅极以及第二栅极与扫描线电性连接。第二漏极与第二像素电极电性连接，其中第一漏极与第二源极电性连接。

【技术实现步骤摘要】
像素结构
本专利技术涉及一种像素结构，且特别是有关于一种主动元件彼此串联的像素结构。
技术介绍
目前常见的显示面板的像素结构是于一个像素区域中设置一个主动元件搭配单个像素电极所形成。不过，这样一来，单个像素结构中所驱动的显示介质(例如为液晶化合物)仅会有单一种偏转程度，故使用者仅能在一定的视角范围内才能观看到品质良好的显示画面。为实现广视角的显示功能，常见的一种像素设计方法是将一个像素结构区分成至少两个以上的像素区域，其中每一个像素区域例如是配置一个主动元件以及一个像素电极。并由不同像素区域中的像素电极可具有不同的配向结构及/或具有不同的电位，因此可以使单一像素结构所驱动的显示介质具有多种不同的配向方向及/或偏转程度，藉此达成广视角显示功能。随着对显示面板的显示品质的要求越来越高，高解析度的显示面板因应诞生。目前已有4K2K解析度的显示面板被研发出，其像素结构的数量相当地多(例如是解析度为3840x2160和4096 X 2160两种像素设计方式)。对应地，每一个像素结构所分配到的面积相当地小，若是要搭配前述的单一个像素结构具有多个像素区域的设计方式，则每一个像素区域的面积将更为缩减，此时，多个主动元件的设置将会占据过多空间而造成开口率下降，而且容易有寄生电容过大的问题产生。
技术实现思路
本专利技术提供一种像素结构，其中多个主动元件可通过串联的方式连接，藉以提升开口率并降低寄生电容。本专利技术的一种像素结构包括一扫描线、一数据线、一第一像素单元以及一第二像素单元。第一像素单元包括一第一主动元件以及一与第一主动元件电性连接的第一像素电极，其中第一主动兀件包括一第一栅极、一第一源极以及一第一漏极。第一栅极与扫描线电性连接，第一源极与数据线电性连接，第一漏极与第一像素电极电性连接。第二像素单元包括一第二主动元件以及一与第二主动元件电性连接的第二像素电极。第二主动元件包括一第二栅极、一第二源极以及一第二漏极，第二栅极与扫描线电性连接，第二漏极与第二像素电极电性连接，其中，第一漏极与第二源极电性连接。基于上述，本专利技术的像素结构的第一主动元件的第一漏极与第二主动元件的第二源极电性连接，藉以形成彼此串联的第一主动元件和第二主动元件，因此可以提升像素结构的开口率并降低寄生电容，以提供良好的显示品质。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。【附图说明】图1为本专利技术一实施例的像素结构的上视示意图。图2为图1的像素结构所形成的像素阵列的上视示意图。图3为本专利技术一实施例的像素结构的上视示意图。图4为图3的像素结构所形成的像素阵列的上视示意图。图5为本专利技术另一实施例的像素结构的上视示意图。图6为图5的像素结构所形成的像素阵列的上视示意图。图7为图5的像素结构的等效电路示意图。图8为比较例I的像素结构的上视示意图。图9为比较例I的像素结构所形成的像素阵列的上视示意图。上述附图中的附图标记说明如下:10、10a、10b、10c:像素阵列100、100a、100b、IOOc:像素结构110:扫描线120:数据线130:第一像素单元132:第一主动元件134:第一像素电极140:第二像素单元142:第二主动元件144:第二像素电极150:连接电极160:信号线170:分享单元172:分享主动元件174:分享电容器180:第三像素单元182:第三主动元件184:第三像素电极C1、C2、C3:通道CL:信号线Cs:分享电容D1、D2、D3:漏极DL:数据线G1、G2、G3:栅极PEl:第一像素电极PE2:第二像素电极S1、S2、S3:源极SS:分享源极SD:分享漏极SG:分享栅极SC:分享通道ST:分享主动元件SE:分享电容器SL:扫描线Tl:第一主动元件T2:第二主动元件【具体实施方式】图1为本专利技术一实施例的像素结构的上视示意图。图2为图1的像素结构所形成的像素阵列的上视示意图。请参照图1和图2，像素阵列10包括多个像素结构100，且这些像素结构100呈阵列排列。图2中绘示四个像素结构100为例说明。但本专利技术不限于此。像素阵列10可以包括更多的像素结构100，依设计需求而定。如图1所示，像素结构100包括一扫描线110、一数据线120、一第一像素单元130以及一第二像素单元140。第一像素单元130以及第二像素单元140共用同一扫描线110以及同一数据线120。第一像素单元130包括一第一主动元件132以及一第一像素电极134。第一像素电极134与第一主动元件132电性连接。第一主动元件132包括一第一栅极G1、一第一通道Cl、一第一源极SI以及一第一漏极D1。第一栅极Gl和扫描线110电性连接。第一通道Cl设置于第一栅极Gl上方，且第一栅极Gl与第一通道Cl之间设置有绝缘层(未绘示)。第一源极SI和数据线120电性连接且覆盖部分第一通道Cl。第一漏极Dl和第一源极SI彼此分离且覆盖部分第一通道Cl。第一像素电极134和第一漏极Dl电性连接。第二像素单元140包括一第二主动元件142以及一第二像素电极144。第二像素电极144与第二主动元件142电性连接。第二主动元件142包括一第二栅极G2、一第二通道C2、一第二源极S2以及一第二漏极D2。第二栅极G2和扫描线110电性连接。第二通道C2设置于第二栅极G2上方，且第二栅极G2与第二通道C2之间设置有绝缘层(未绘示)。第二源极S2和第一漏极Dl电性连接且覆盖部分第二通道C2。第二漏极D2和第二源极S2彼此分离且覆盖部分第二通道C2。第二像素电极144和第二漏极D2电性连接。以另一角度而言，第一漏极Dl和第二源极S2可视为同一导电图案，且该导电图案可同时作为第一主动元件132的第一漏极Dl以及第二主动元件142的第二源极S2，据以形成彼此串联的第一主动元件132和第二主动元件142。—般而言，若是两个主动元件并联设置时，则两个主动元件的源极会连接在一起并且都与扫描线110重叠，因此扫描线110上的寄生电容容易过大，而造成像素结构100的显示品质不良。相较之下，本实施例的像素结构100的第一漏极Dl和第二源极S2可由同一导电图案所构成，因此与扫描线110重叠的导体面积可进一步缩减而减少扫描线110上的寄生电容。同时，可以缩减第一主动元件132和第二主动元件142所占据的面积，进而提升像素结构100的开口率。此外，由于第一漏极Dl和第二源极S2电性连接，因此数据线120所传递的数据信号可通过第一漏极Dl写入第二主动元件142，并藉以驱动第二像素电极144。换言之，像素结构100中的第一主动元件132和第二主动元件142为串联，因此当与像素结构100电性连接的扫描线110被致能时，与该像素结构100电性连接的数据线120的数据信号可写入第一像素电极134以及第二像素电极144，以同时对第一像素电极134以及第二像素电极144进行充电并使第一像素电极134和第二像素电极144具有相同的电位。以另一角度而言,可以藉由一第一掩膜工艺形成一第一图案化导体层，且该第一图案化导体层包括扫描线110、第一栅极Gl以及第二栅极G2，其材料包括合金、金属材料、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、透明导电材料、其它导电材料或是上述材料的堆叠层本文档来自技高网...

【技术保护点】
一种像素结构，包括：一扫描线；一数据线；一第一像素单元，包括一第一主动元件以及一与该第一主动元件电性连接的第一像素电极，其中该第一主动元件包括一第一栅极、一第一源极以及一第一漏极，该第一栅极与该扫描线电性连接，该第一源极与该数据线电性连接，该第一漏极与该第一像素电极电性连接；以及一第二像素单元，包括一第二主动元件以及一与该第二主动元件电性连接的第二像素电极，其中该第二主动元件包括一第二栅极、一第二源极以及一第二漏极，该第二栅极与该扫描线电性连接，该第二漏极与该第二像素电极电性连接，其中，该第一漏极与该第二源极电性连接。

【技术特征摘要】
2014.03.26 TW 1031112651.一种像素结构，包括: 一扫描线； 一数据线； 一第一像素单元，包括一第一主动元件以及一与该第一主动元件电性连接的第一像素电极，其中该第一主动兀件包括一第一栅极、一第一源极以及一第一漏极，该第一栅极与该扫描线电性连接，该第一源极与该数据线电性连接，该第一漏极与该第一像素电极电性连接；以及 一第二像素单元，包括一第二主动元件以及一与该第二主动元件电性连接的第二像素电极，其中该第二主动元件包括一第二栅极、一第二源极以及一第二漏极，该第二栅极与该扫描线电性连接，该第二漏极与该第二像素电极电性连接，其中，该第一漏极与该第二源极电性连接。2.如权利要求1所述的像素结构，还包括一连接电极，该连接电极的一端连接至该第一漏极，且该连接电极的另一端连接至该第二源极。3.如权利要求2所述的像素结构，其中该连接电极不与该扫描线重叠。4.如权利要求1所述的像素结构，还包括一第三像素单元，该第三像素单元包括一第三主动元件以及一与该第三主动元件电性连接的一第三像素...

【专利技术属性】
技术研发人员：魏玮君，田堃正，廖乾煌，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71